PATENT ABSTRACTS OF JAPAN

(11)Publication number:

(43)Date of publication of application : 26.05.2000

1/1343 (51)Int Cl

1/133

(21)Application number: 10~327078

17.11.1998 (22)Date of filing:

(71)Applicant: HITACHI LTD

(72)Inventor: OGAWARA HIROSHI

TANAKA TAKESHI HAKODA HIDETAKA


2000-147539

(54) MANUFACTURE OF LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To suppress perfectly the occurrence of a flicker even in a liquid crystal display device of a large display screen by deciding a required capacitance corrective value at every section dividing a prolonged distance of a scanning signal line.

SOLUTION: As a method correcting capacitance of respective pixels and uniformizing the capacitance of these respective pixels along the prolonged direction of the scanning signal line, a projection PR respectively projected outward is formed on a source electrode SD1, a semiconductor layer AS and a gate insulation layer GI of a thin film transistor TFT, and their areas become large by the projection area (a). In the projection PR, the area of projection PR becomes double in a C area (b), and it becomes four times the area in an E area (c). That is, the projection PR (minimum pattern) is increased by one at every B-F area based on a reference pattern (a). Thus, complicated work is evaded when the patterns of respective pixels are changed so that a photomask is designed/formed for correcting the capacitance of respective pixels.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特新出願公開壽号 特開2000-147539 (P2000-147539A)

(43)公職日 平成12年5月26日(2000.5,26)


(51) Int.Cl.7									
			鐵別記号		P I			5 -	ヤコート"(参考)
G02F	1/1343				G 0 2 F	1/1343		2	H092
	1/133		550			1/133	5 5 0	2	H093
	1/136		500			1/136	500	5	C006
G09F	9/30		338		G09F	9/30	338	5	C094
G09G	3/36				G09G	3/36			
					來養查書	未請求	請求項の数9	OL	(全 33 頁)
(21)出職番号	特顯平10-327078			(71)出職人 000005108					
						株式会社	土日立製作所		
(22) 出願日	平成10年11月17日(1998.11.17)				雅京東	F代田区神田 教 社	时台四丁	日6番地	
				-	(72) 発明者	大河原	并		
						千葉県	支原市早野33004	幹地 书	大大会社日立
						製作所	子デバイス事	能部内	
					(72)発明者	田中	\$		
						千葉果然	克爾市早野3300	春地 书	大会社日立
						製作所	子デバイス事	能够内	
					(74)代理人	1000835	52		
						弁理士	秋田 収裏		

最終質に続く

(54) 【発明の名称】 被晶表示装置の製造方法

(57) [薬約]

【課題】 フリッカの発生を簡単な製造方法で回避できる。



「特許請求の範囲】

(請求項1) 複数の画素と、これら各圏素のうちの機 つかをグループ分けしそれら各グループ等の画素の駆動 を担当する走査信号線とを備える液晶表示装置を試料と

前記走査信号線の延在方向に沿って各箇素における容量 を一定にするための補正値を該走査信号線の延在距離と の関係で得る工程と、

前記補正値を区画する各区分に対応して走査信号線の延 在距離を区画する各区分を決定する工程と、

前記走査信号線の延在距離の各区分に対応する画衆にそれぞれ対応する区分の補正徳に応じた容量補正を行う工程と、を備えることを特徴とする液晶表示接置の製造方法

[請求項2] 複数の衝素と、これら各画素のうちの機 つかをグループ分けしそれら各グループ毎の囲素の駆動 を担当する走査信号線とを構える液晶表示装置を試料と

の 前記走査信号線の延在方向に沿って各画業における容量 を一定にするための補正値を該走査信号線の延在距離と の関係で導る工程と、

前記走査信号線の延在距離を区面する各区分に対応して 補正値を区面する各区分を決定する工程と、

前記補正値の各区分に対応する脳素にそれぞれ対応する 区分の補正値に応じた容量補正を行う工程と、を構える ことを特徴とする液晶表示波量の製造方法。

【競弾項3】 海島巻糸衛配は、深島を介して対向配置 される透明基板のうち一方の透明基板の海島例の面の各 無質解解に、光堂衛号級からの走査信仰によって駆動さ れるスイッチング素子と、このスイッチング素子を介し て決僚衛号級からの映像信号が供給される囲業電場とが 備えられていることを特徴とする講演項官、2のうちい ずれか配載の溶魚景示装置の製造方法。

【譲求項4】 前配補正値の各区分は等間隔に行うこと を特徴とする請求項1配載の液晶表示装置の製造方法。 【額求項5】 前記走塗保号線の延在距離の各区分は等 間隔に行うことを特徴とする請求項2記載の液晶表示装 質の製造方法。

[請求項6] 各画素の補正は、前記補正値の各区分毎 に行うとともに、各区分の補正値に基づく最小単位のパ ターンの数に対応させて、画素パターンを変更させるこ とを特徴とする請求項4に記載の液晶表示装置の影盗方 法。

【請求項7】 各開業の補正は、前記走者信号線の基在 距離の名配分率に行うとともに、各区分の補正値に基づ く 最小単位のパターンの数に対応させて、簡素パターン を変更させることを特徴とする請求項5に記載の液晶表 示装置の製造方法。

【請求項8】 各箇業の補正は、前記補正値の各区分毎 に行うとともに、各区分の補正値に基づく離光パターン の光瀬に対する移動によって、画素パターンを変更させ ることを特徴とする請求項4に記載の液晶表示装置の製 涂方法。

【請求項9】 各無素の補正は、前配走査信号縁の延在 距離の各区分類に行うとともに、各区分の補正値に基づ く當光パターンの光源に対する移動によって、画素パタ ーンを変更させることを特徴とする請求項5に記載の液 品表示装置の整造方法。

【発明の詳細な説明】

[0001]

【架明の鷹する技術分野】本発明は液晶表示装置の製造 方法に係り、特に、アクティブ・マトリックス型の液晶 寿示装備の製造方法に関する。

100021

【従来の技術】この場の演盪表示装置は、液過を介して 互いに対向配置される一対の透明基板のうち一方の透明 基板の強温例の底にメ方向に発在しメ方向に数数された ゲート信号線とッ方向に延在し、方向に並設されたドレ イン信号線とが構えられ、これら各信号線に囲まれた各 領域を画裏等線としている。

【0003】そして、画素領域のそれぞれには、前記ゲート信号験からの走憲信号によってオンされる薄頂トランジスタを介して 的記ドレイン信号線からの映像信号が印加される画業電 程とが備えられている。

【0004】このような液晶表示装置はコントラストを 良好に構成でき、特にカラー液晶表示装置では欠かせな い技術となっている。

【QQの多】なお、ゲートパスラインの漁修発みにより 末端付近のTFT駆動能力が能下するのを防止するため に、TFTのサイズをゲートパスラインの実験に行くに 従い大きくする先行技術には特開す9-258251号 必報がある、いし上記を共行端末には、TFTのサイズ を変えずに、ゲート、ソース間容量(Cgs)を介し て、調査機能に入り込む電圧(ΔV)の費を一定にする という思想法をくなかった。

【0006】從って先に述べた先行技術では、TFTの サイズが表示領域の各場所をに異なるので、TFTの駆 動象件が各場所毎に異なり、液晶表示装置の最適駆動条 件を見つけるのが難しく、液晶表示装置の設計も複雑に なるという誤聴があった。

[0007]

【発明が解決しようとする課題】しかし、このような液 最表示装置において、近年における大型化および高詳細 化の傾向にともない、いわゆるフリッカと称される詳細 のちらつきが無視できない問題として発生するに到っ た。特に表示領域の対角線の長さが34cm(13型) 以上の液晶表示装置では無視出来ない問題になってき

【0008】そこで、本発明者等はフリッカの生じる原

因を退及した結果、次のことが判明するに到った。

【0009】まず、ゲート信号線を長く形成しなければ ならないことから、該信号線の抵抗と容量の影響によっ て、それに入力される走査信号線が終端側にかけて波形 歪みが生じてしまうことになる。

[0010] この途形型かは、薄膜トランジスタのゲート・オフのタイネングを運らせることになるとともに、 ゲート・オフ的のゲート・ツース開管量を介して飛び込む電圧によるソース電極電位部下成分を小さくさせてしまう。このことは、ゲート部号線の入力障子側に対して 非線線側のソース線を電台が高くなことを意味する。

[0011] このため、囲素電極と液晶を介して対向する電極(共通電極)は表示器内に一様に一定の電位が印加されていることから、該液晶に印加される電圧はゲート信号額の入力端子側と終端側とで異なってしまうことになる。

【0012】 そして、液熱の分様を回避するため液晶に 加される電位を反転させる交流化駆動が行われている ため、ゲート信号線の入力加手機と終端機とで液晶の印 加電圧の大小頻係が交流化駆動の1/2周期毎に反転する ことになり、頻度変化による函面のちらつきが生じるこ とになる。

【0013】特に13型の液晶表示装置は線20cm、 模27cmの表示領域を有し、ゲート信号線の長さは2 7cm以上になり、ゲート信号線の入力線子側と終端側 では、ゲート・ソース間容量を介して飛び込む電圧の差 は、無視出来ない程大きくなる。

[0014] 従ってゲート信号線の長さが27cm以上 (13型以上)の溶島表示装置では、もはや共通電極の 電セを調節するだけでは、フリッカを完全に消すことが 困難な状況になってきた。

[0015]また、フォトリングラフィ技術を用いた選 択エッチングによって各信号機および薄膜トランジスタ を形成する場合、需光装産の光学系の歪みあるいは透明 基板の換み等によって、各個素領域毎の薄膜トランジス タのバターンを完全に均一化することが困難となってい な

【0016】この場合、鉄パターンのばらつきによって 海豚トランジスタのゲート・ソース開容量が均一でなく なると、ゲート・オフ時のゲート・ソース開容量による ソース電位の低下量が顕面内で一定でなくなる。

【0017】 したがって、この場合においても、上述したと同様の理由で、輝度変化による画面のちらつきが生じることになる。

[0018] 本発明は、このような事情に基づいてなされたものであり、その目的は、表示関節の大きな液晶表示装置でもフリッカの発生を完全に抑制できる液晶表示装置の製造方法を提供することにある。

[0019]

【課題を解決するための手段】本願において開示される

発明のうち、代表的なものの概要を簡単に説明すれば、 以下のとおりである。

【0020】すなわち、本発明による液晶表示装置の製造方法は、複数の面景と、これら各両等のうちの幾つか をゲループがけしそれら各人一プ400両系の動を担当する走査信号線とを備える液晶表示装置を試料とし、前記是査信号線の延在方向に沿って各画素における容量 一定にするための補在価値を拡重信号線の延在距離 との関係で得る工程と、前記株正確を区面する各区分を決定する工程と、前記法全債号線の延延期本の各区分と決定する工程と、前記法全債号線の延延期本の名にたた容量補正されずのよう工程と、表別を登金債号が回径回路域に応じた容量補正されずのよう工程と、表別をは、また、日本の表別を記載されば、また。

【0021】このように構成された液晶表示装置の製造 方法は、上述した試料を基にして、走査信号線の延在距 態を図画する各区分ごとに、必要とする容量補正値を決 定さ、その容量補正値に基づいて容量の補正を行うこ とができる。

[0022] このため、極めて簡単な方法で、走査信号 線の延在方向に沿って形成される各圏業の容量をほぼ均 一化させることができるようになる。

【0023】したがって、表示箇面の大きな液晶表示装置でもフリッカの発生を完全に抑制できる液晶表示装置を得ることができるようになる。

[0024]

【発明の実施の形態】以下、本発明による液晶表示装置 の一実施例を図面を用いて説明をする。

【0025】実施の形態1

(液晶表示パネルの等価回路) 図2は、液晶表示パネル を構成する透明基板のうち一方の透明基板 (TFT基 板) 級の等価回路を示す回路図である。同図は回路図で はあるが、実際の幾何学的配置に対応して描かれてい *

[0026] 取2における下F基板下FT-LCDの 海条側の面には、そのェ方向に延在しょ方向に変換されるゲート信号線(走査信号線)た一度分線(力 GLと、これ らゲート信号線 した整線されょ方向に延在しょ方向に 並放されるドレイン信号線(映像信号線とも呼ぶ。) D とが形成されている。

【0027】ゲート信号線GLとドレイン信号線DLと で囲まれる類形状の植物は回葉領域を構成するようにな っており、これら各圏素領域には一方のゲート信号線 しからの企業信号・復任」の供給によってオンされる薄 振りランジスタ下下と、このオンされた薄膜トラン スタ下下を介して一方のドレイン信号線から供給され る砂度階号(復任)が印加される画素電視1 TO1とが 様えられている。

【OO28】この画業電極ITO1は、たとえばIndius -Tin-Oxideからなる透明導電層から構成されている。 【0029】また、この画素電程ITO1と他方のゲート係号線GLとの間には付加容量素子Caddが構えられ、海線トランジスタTFTがオフした際に画素電程ITO1に印加された映像信号を長く蓄積できるように構成されている。

[0030] なお、各画素電框 | T 0 1 0 部分には R、G、B のいずれかの配号が付きれているが、それらは色の三原色である等、線、青金九、それぞれの配景領域において対応する色を担当するようになっている。 具体的には T F T 基板 (第1 0 透明基板 S U B 1) と対向して配置されるフィルタ基板 (第2 の透明基板 S U B 2) 側に対応する色のフィルタが形成されるようになってい

[0031] そして、このような表示パネルには、外付 け回路として走査信号線駆動回路部104および映像 各線駆動回路部103が接続されるようになっている。 [0032] 走査信号線駆動回路104からは各ゲート 债号線に順次定査信号が入力され、そのタイミングに合 かは、映像信号線駆動回路部103から各ドレイン信号 線に映像信号が入力されるようになっている。

【0033】さらに、走査信号線駆動回路部104および映像信号級駆動回路部103には電源部102および コントローラ部101が接続され、これにより各回路部 には電源供給がなされるとともに信号等を進信するよう になっている。

【0034】なお、このように構成されたTFT基板丁 FTと液晶を介して対向配置される他の透明落板 「 ドアと液晶を介して対向配置される他の透明落板 で うにしてブラックマトリックス層が形成され、選素領域 を被うようにし、かつその原辺が転ブラックマトリック ス層 BM 上に重量するようにしてカラーフィルタが形成 されている。

【0035】そして、これらブラックマトリックス層およびカラーフィルタをも覆って形成される保護膜を介して透明準電層からなる共通電極が形成されている。

【0036】さらに、この共通電極の上面には液晶の配向を規制する配向膜が形成されている。

[0037] 【簡素領域の構成】図3は、図2の点線枠 Aに対応する簡素領域の具体的な構成を示す平面図であ ス

【○○38】なお、図3のIVーIV練における断面図を図 4に、VーV練における断面図を図5に、VIーVI機における断面図を図5に示している。

【0039】まず、透明基板SUB1の液晶側の面に、 その×方向に延在しy方向に並設されるゲート信号線G しが形成されている。

【0040】 このゲート信号線GLは、たとえばアルミ ニウムからなる導電層 x 10表面にアルミ酸化膜AOF (機種化成によって形成) が形成された材料から構成さ れている。 【0041】そして、このゲート信号線GLと後述する ドレイン信号線DLとで囲まれる囲業領域の大部分に は、透明導電線(たとえばIndium-Tin-Dxide)からなる 囲業電視 ITO1が形成されている。

[0042] 画楽領域の図面を下側のゲート使号線GL 上の一部は薄膜トランジスタTFTの形成領域となって おり、この領域には、たたえばS:Nからなるゲート純 練頭GI、i型非晶質S:からなる半導体層AS、ドレ イン電極SD2およびソーズ電極SD1が脳次積層され で形成されている。

【0043】なお、ソース、ドレインは本来その間のパイアス種性によって決まるもので、この流高要示装置の 回路ではその理性は動件の反転するので、ソース、ドレインは動作中入れ替わると理解されたい。しかし、この 明細書では画景電機「TO1と直接接続される例の電框 をソース電像として間定して発現する。

【0044】そして、ドレイン電極SD2およびソース 電極SD1はドレイン僕号線DLと同時に形成されるようになっている。

【0045】すなわち、ドレイン信号線DLは、その形成領域に、その形域は低に、その形理ドランジスタTFTのゲート絶縁膜GI、半導体層ASの形成と同時に形成された絶縁膜GI、半導体層ASした形成されている(図5参照)。ドレイン信号線DLの形成短域に絶縁度GI、半端体層ASを形成しているのは、たとえばドレイン信号線DLの形象楽り越えを少なくするためである。

【0046】瀬原トランジスタTFTのドレイン電極5 D2はドレイン信号器DLと一体に形成され、またンス 元電保501はドレイン電機502と所定のチャネル長 分だけ離開されて形成されているとともに前記画業電極 IIO010一部に延在されて直接重量されて形成されている。

【0047】また、付加容量乗子Caddは、例6に示すように、ゲート信号線(薄膜トランジスタ下Fで整動するゲート信号線と開接する他のゲート信号線)GL を一方の電極、ドレイン准号線 DL 区間時に形成される電電 自1と重要する導電層 ITO2を他方の電極とし、それらの間に介在される絶線膜である、アルミニウムの酸化銀AOF(変化シリコン膜GIでもよい)を誘電体膜として構成されている。

【0048】 絶線膜 G I、半導体層 A S は、薄膜トラン ジスタ T F T におけるそれもの形成と同時に形成される ようになっており、また、他方の電極である導電層 d 1 は前配囲乗電機 I T O 1 の一部に延在されて直接重量さ れて形成されている。

【0049】そして、このように構成された涵素領域の 表面にはSiNからなる保護膜PSVIが形成され、液 品の薄膜トランジスタTFTへの直接の接触による特性 劣化を回避するようになっている。

【0050】また、保護膜PSV1の表面の全域には液 品の配向を規制するための配向膜(図示せず)が形成されている。

【0051】 《TFTの動作》図15はTFTアクティブマトリックス液晶表示装置の単位商素の等価回路を示す悪である。

[0082] 海膜トランジスタ下下Tはソース電板に対 してゲート電極を正の電性によりパイアスすることによ ってナン状態 (ソースとドレイン間の成抗値が小さくな る)となり、ゲート電極に収納されるパイアスを零に近 くすることによってオフス態、すなわちソースとドレイ ご問の抵抗値が大きくなるというな連軸を参与

【0053】図16には、図15に示した液晶表示装置の動作の一例を説明するための波形図が示されている。 (0054]なお、図16において示された名信号 V G、VD及び囲業PIXの電圧PXVは、それらが互い に重なることによって各波形の区別が不明瞭になるのを 防止するために、信号 V G、V D 及びPX V の項に時間 的にずらして描いている。

【0055】走査信号(ゲート信号) VGのハイレベル に応じて選択されたゲート徴号線Gi(GL)に統合さ れる衝素PIXに映像信号線DLから供給される映像信 母(ドレイン徴号)VDの書き込みが行われる。このと き、囲港PIXの電圧PXVは、図16に点線で示すよ うに、上記オン状態にされるTFTが抵抗成分をもつこ と、及び菌業PIXが容量性薬子Cpixであることか ら、それに応じた時定数に従って立ち上がる。図16で は最初は、商素(又は液晶セル)を高い跳鎖の状態にす る正のレベルの映像個号VDが示されている。次のゲー ト信号線Gi+1(GL)の選択に応じて、図16に示 された走査信号VGは、ハイレベルの選択レベルからD ウレベルの非遺択レベルにされる。これによって、TF Tはオフ状態にされるから上記書き込まれた映像信号V Dは、容量性素子Cpixとして作用する磁素P1Xに 保持される。走査信号VGのハイレベルからロウレベル の切り換えに応じて、画業の電圧PXVは、画業PIX (あるいはTFTのソース業種またはドレイン業様の中 で涵素電棒に接続される電棒、以下説明の都合上、ソー ス業様として扱う。) とTFTのゲート業種間の寄生容 量Cgsによって電位低下成分AVが生じる。なお、走 査備号VGの□ウレベルからハイレベルの切り換えで、 ゲート・ソース間のカップリングCgsにより画表PI Xに飛び込む電圧は、ドレイン母線Xi(DL)からの 映像信号VDの書き込みにより打ち消すことが出来る が、走査信号VGのハイレベルからロウレベルの切り換 え時に崩患PIXに飛び込む業圧は、映像信号VDの書 き込みにより打ち消すことが出来ない。

【0056】題16では、この後1フレームの間、低い 踏購レベルの映像信号VDが供給されるように描かれて いる。

【0057】一般に液晶表示装置は交流駆動を行っているために、走査信号VGの1周期等に映像信号VDの極 様は、エノ会のトスに切り乗えられて供給される

性は、正一負のように切り壊えられて実格される。 (0058) すなわち図16に示すように、売業信号 V Gが再びハイレンルの選択レールにされると、映像信号 V Dは、最極性の所望の難薄レベルにされる。なお、図 16では負債性の高離膜レベルにした例を示している。 この場合において、上記サン状態にされるTFFが 抗疫分をもつこと、及び顕来PIメが信号性素子CGi であることから、幽系の電圧 P X VIE それに応じた決定 定数に従って立ち下がる。次のゲート信号線G 1+1 (図所はず)の選択に応じて、図16に示された地産信 号 V Gは、ハイレベルの選択レルからロウレールが 選択にベルにされる。これによって、TFTはオフ状態 にされるから上記除復信号 V Dは、容量性素子Cpix L1で信用する画来 P I X 区域をおれる。

【0059】 生産信号VGのハイレベルからロワレベル の切り換えに応じて、販売の電圧PXVはTFTのグー ト電権とソース電機間の新生設量 Cgsによって上記さ 回標電位低下成分 AVが生じる。また正確性の対と同様 た。ゲート・ソース間のカップリング Cgsにより脚 映像信号 VGのロウレベルからハイレベルの切り換 まPIXに飛び込む電圧は、ドレイン信号線メIからの が、走査信号 VGのパイレベルからロウレベルの切り 、を変信号 VGのイレベルからロウレベルの切り 、方時のに関手PIXに飛び込む電圧は、映像信号 VGの のが、上がでは、サインにより打ち消すことが出来る が、走査信号 VGのパイレベルが、でかいの対り換 を表したり打ち消すことが出来ない。従って負債性の 時も正確性と同様にゲート・ソース間のプリンプリング gsにより囲業PIXに飛び込む電圧は、固有の電圧P XVを個から加に低下させる。

【0060】図16では、この後1フレームの間、負極 性の低い階襲レベルの映像信号VDが供給されるように 描かれている。

【0061】以上に説明の書り、洛島交流電影の正様性 及び負極性共に、走置信号VGがハイレベルからロウレ ベルに変化すると、TFTのゲート電極とシース電極間 の寄生容量でまっによって、画素の電圧PXVは、書き 込む時点の映像信号Vのレベルに対して、図16に点 線で示すように、電位版下板グAVが生じる。

【0062】従って液晶表示パネルの共通業種区のMic みえられるパイアス電圧Voomは、図16に二級領線 で示すように、上配開来の電圧PXVの、正様性及び負 様性の間の、実質的な中間のレベル(温高な共通機構造 ED に設定される、すなわち共通機等は EP XVの電位低下ムVを考慮した、最適な共通電極電 圧を与えることにより、淡温の実質的な交流駆動を行う こかが出来る。

【0063】もし共通電径COMに与えられるバイアス 電圧Vcomが上述した最適な共通電径電圧からずれた 場合は、液晶交流駆動の正極性と負極性の期間で液晶に 印加される電圧VIcに差を生じ、フリッカと呼ばれる 周期的な解度変化を生じ、表示調質が著しく低下する。 [0064] (保持容量素子の動作) 図15において、 Cgsは先に述べた薄膜トランジスタTFTのゲート電 様とソース業様との間に形成される寄生容量である。寄 生容量Cgsの既電体はゲート電極とソース電極間の履 間絶縁膜である。Cnsixは透明画素電極を1Xと共通

うに働く。この様子を式で表すと式 i となる。 【D O 6 6 】

【数1】 ΔV= {Cgs/(Cgs+Cds1+Cds2+Cadd+Cpix)} × ΔVG…式1

ここで Δ V は、 矢に説明した、 走査信号の電位変化 Δ V G による画素健正 P X V の電位化下成分を表す。この電位低下成分 V は薄品に加わる度流分分の原因となるが、 保持容量 C a d a を大きくすればする限、上配画素正 P X V の電位低下成分 Δ V を小さくすることができる。また、 保持容量 第子 G a d は放電時配き 長くする 作用もあり、 海膜トランジスタ T F T が オフした彼の後情報を長、精神する。 液晶に印加される配流分の低減は、 液晶の寿命を向上し、 液晶 吸示画面の切り替え時に前の面像が残るいわゆる焼き付きを低減することができる。

【0067】なお、巡15及び式1でCds1は薄膜トランジスタのソース電極SD1とドレイン電極SD2間の寄生容量で、函素電極PlXとドレイン信号棒Di間の容量でもある。

【〇〇68】またCde2は画素電極PIXと、それと 頻接するドレイン信号雑Di+1間の寄生容量を示し、 Cgdはゲート電極とドレイン電極間の寄生容量を示 す。

【0069】図3に示すように、ゲート電極GLは「生 ・準導体層 ASを覆うように大きくされている分、ソース 電程SD1、ドレイン電経SD2とのオーパラップ面積 が増え、従って寄生容量Cgsが大きくなり、囲業電極 電位 PXVは正義信号 VGの影響を受け居くなるという 活効果が生じる。しかし、保持容量素子Cad を設け ることにより、顕素電極を位か XVが寄生容量 Cgsの 影響を受け限くするという効果がある。

【0070】本実施形態では販売の容量がおよそ150 作 Fなので、保持容量素子Caddの容量は、書き込み 特性を考慮し、およ100 f にしている。 寄生容量 Cgsがおよそ15 f Fなので、保持容量素子Cadd の容量は寄生容量Cgsの6 後以上になっている。

【0071】また図2、図0及び図5では論情する開業 のゲート使号様GLの一部と図素電極1701を始結膜 を介して重ねることにより、提特容量でaddを形成し ている。付加容量方式の例を示しているが、保持容量で addはこれに関わるのでなく、図12、図13及が図 14に示すように、ゲート信号様GLとは別に容量様C Lを設け容量様Cとと順常機制「701なイムを形成する着様 定着なることにより、保持容量でaddを形成する着様 容量方式でもよい。本実施例において付加容量方式は、 腑口率が高く出来るという表所と、ゲートは今降のこか 分布容量が大きくなる極所を持つ、また本実施例におい て蓄積容量方式はゲート復号線の日の分布容量を小さく 出来る長所と、腕口率が容量線の上を設けたが低下する 品及下鉤油を用が見まるない。

透明涵素業種COMとの間に形成される液晶容量であ

る。VIcは液晶に印加される電圧である。

る。液晶容量Cpixの誘電体膜は液晶及び配向機であ

[0065] 保持容量素子Caddは、薄膜トランジス

タてドTがスイッチングするとき、脳素業機能位PXV

に対する走査信号の電位変化AVGの影響を抵減するよ

【GO72】 (著生容量 Cg sのばらつき防止対策) 従来は済品表示接踵の表示領域は10型 (対角 2.5.4 cm) よりもかかったので、ゲート電径・ソース電程間の寄生容量 Cg sの製造上のばらつきは少なく、共通電径 COMに与える最適な共適電標電圧 V comは一義的に決まった。

【0073】しかし、淡晶表示経道の表示根準が13型 (対角34cm)よりも大きくなると、寄生容量に多 の製造上のばるつきが大きくなり、共適管径0Mに与 える最適な共通電経電EVconは表示領域の各部分で 大きく異なり、一種的に決まらないという課題が生じる ようになった。

【0074】上記録籍を解決するために、本実施例では、特に、前記簿譲トランジスタTFTのソース獲権 B り 1 において、その拡大関である図 1 に赤すように、画素電権 I T O 1 と接続される部分であってゲート電権と重量する部分から重量しなくなる部分にて、その幅が準備トランジスタのチャネル幅wよりも小さく形成されている。

【0075】すなわち、同図において、ドレイン電極S D2はドレイン信号線DLからゲート信号線GL上をそ の走行方向に沿って延在された後に圖素電極ITO1側 へ指向するように認曲されて形成されている。

【0076】この場合、ドレイン電極SD2として実質 的に機能するのは囲業電機ITO1 劇へ指向された風曲 部であり、その長さは薄膜トランジスタTFTのチャネ ル軽wを決定づけることになる。

【0077】また、ソース電極SD1はこのドレイン電 機SD2の風曲部と対向してチャネル長!に相当する分 だけ離間されて配置され、そのまま、囲業電後!TO1 像へ延在されて該囲素電径!TO1との接続が図られて いる。

【0078】従ってソース電極SD1のドレイン電極S D2と対向している辺の長さが前記チャネル幅となる。 【0079】ここで、該ソース電機SD1の延在方向に 適交する幅w0の長さが前記チャネル幅wより小さく形 成されている。

(0080) このように構成されるソース電極501 は、それを形成する際にたとえば図中ヶ方向に位置すれ を起こして形成されても、抜ソース電極501のゲート 個号線GLに対する重量部の取積に大きく変化すること はない。ソース電板501の退在方向に直文する領域の の長さが比較的小さく形成されているからである。

【0081】また、図中×方向に位置ずれを起こした場合には、該ソース電極SD1のゲート情号線GLに対する重量部の面積の変化は全くないことになる。

[0082] このことから、たとえ回転方向61位置ずれを起こしても、貼ソース階梯501のゲート所等線61に対する重要の面積は大きく変化することはない。
[0083] したがって、各面素領域の海膜トランジスタ下Fは、そのゲート環境とリース環接との容量であったほぼかーに形成できることになり、フリッカの発生を抑制できることになる。

[0084] このような効果は、ドレイン電極SD2と ソース電極SD1とのパターンを図1に示したもののみ によって得られるというものではなく、たとえば、図7 (a) ないし図7 (d)に示すような各パターンにする ことによっても同様に得られることはいうまでもない。 [0085] この場合、上述した実施例では、ソース電 様 SD1は国業電極! TO1に接続させるための延在部 を除いてドレイン電極SD2と対称関係にあるように模 成したものである。

[0086]しかし、図8に示すように、ソース電極S D1をそれと接続させるための画素電極ITO1と反対 側の方向にそのまま延在させてゲート復号線GLを越え あようにして形成するようにしてもよいことはいうまで もない。

【0087】この場合、このソース電極SD1が、隣接する副素領域の囲業電極ITの1と接続してしまうのを 回避するため、該ゲート信号線GLに一部切欠きGLC を設けるようにして、該ゲート信号線GLを越えるよう に構成している。

【0088】換書すれば、実質的に電極として機能しない他の部分と一体的に形成されるソース電極8D1はゲート信号線GLと交差するようにして形成されていることにある。

【〇〇89】このように構成されるソース電極5 D 1 は、それを形成する際にたとえば図中×方向はもちろんのこと、たとえり方向に位置すれを起こして形成されても、該ソース電梯5 D 1 のゲート信号級 G L に対する策量部の面積は全く変化することはない。

【0090】このことから、たとえ回転方向8に位置ずれを起こしても、該ソース電極SD1のゲート信号線G とに対する重量部の面積は全く変化することはない。 【0091】 したがって、各国条領域の薄膜トランジス タTFTは、そのゲート電極とソース電極との容量Cg まを均一に形成できることになり、フリッカの発生を大 幅に即制できることになる。

【0092】さらに、この実施例では、特に、ゲート信 号線包に沿って配列されるそれぞれの海膜トランジス タチド下において、そのゲート管性 (ゲート信号)(低 は、) とソース電揺8D1との間の容量 C g s が、ゲート 信号版の入り端子側で小さく終端側で大きくなるように 構成されている。

【0093】すなわち、図9(a)はゲート億号線GL の入力端子側の薄膜トランジスタを示し、図9(b)は ゲート復号線GLの終端側の薄膜トランジスタを示している

【0094】関9(a)、関9(b)から明らかになるように、図9(b)に示す事様トランジスタTFTのソース電極を104例の半導体等8分が図9(a)に示すそれよりも大きく形成されることによって(その過剰分を符号1で示している)、禁途側の薄膜トランジスタTFTのゲート信号様GLとソース電低を01との間の容量

【0095】 すなわち、入力塊子側の薄膜トランジスタ のソース電極近例の半導体着 A Sがゲート信号線 C L と 策なる面積よりも、終端側の薄膜トランジスタのソース 電極近傍の半導体層 A Sがゲート使号線 G L と重なる面 積が大きくなっている。

【0096】この場合、ゲート信号線GLの八力端子側 から終端側へかけての各薄膜トランジスケ FFである Cgsは順次さそなるように構成しても、あるいは、 開接する複数の各薄膜トランジスタを頑次グループ化 し、これらグループ毎に頭次大きくなるように構成して もよい。

【0097】このように構成することによって、ゲート 信号線GLへの定産信号の波形型かによる画素電極IT 01の電位の正方向へのシフトを、飛び込み催生の前記 容量Cgsに依存する画素電極ITの1の電位の負方向 のシフトで相級させることで、ゲート信号線GLの入 力媒子側と接端側の各液基に印加される電圧を等しくさ せている。このため、頻度変化による画面のちらつきを 押さえることができる。

【0098】一般に液晶パネルにおける1ラインの書込み時間は、走査信号練駆動回路部104から出力される TFTオン信号の幅で決まる時間内に完了する。

【0099】 しかしながら、TFTナン信号は、水平走 臺閣漢数によってその幅が一機的に決まる矩形状パルス 売助、一般に、矩形状パルスでは、その立ち上がりや 立ち下がりの電流変化分(di/di)が大きいため、 信号経布中の隣空数の影響を受けやすく、楽隊の立ち上 がりや立ち下がり渡形が管定数カープに治った曲線的な 波形(以下、この曲線的な影形のことを"変形系赤"と 称し曲率が大きい波形のことを"波形歪みが大きい"と いう)になるから、しかも、その波形逐みは増発経路の 鉄端に近づくにつれて大きくなるから、前述の画素電圧 P×Vの電位低下成分ムソは差強信候の終端になるに つれて少なくなり、その結果、走変信号線の入力域子側 に対して終端側の圏素電圧(ソース電機電位)が高くな

【0100】かかる問題点は、特に、邇素数を増大した 場合や、画面サイズ(特に走査縁方向のサイズ)を大き くした場合に顕著である。

[0101] 図15の分布容量(Cgs、Cadd、Cgd等)が衝素数や画面サイズに比例して大きくなるからである。

【0102】以下上配間競点を具体的に説明する。図引 は液晶表示パネルの1ライン分の等個回路である。この図において、GTMはTFTオン信号の入力填子(す なわち図2の走査信号線駆動回路1040出力に接続す 可等)であり、この端子GTMは、定産債号線駆動 路104と波温表示パネルとの間の配線11を通して、 液晶表示パネルのゲート信号線G上に接続されている。 R11及びC11は配線11の形式成分と容量成分をそ れぞれ表している。ゲート信号線G上は回来単位に等値 されており、各面素のR12及びC12は各限素の紙杭 分と容量分(分布容量とも呼び、Cgs+Cadd+C gは旧程)をそれぞれ表している。

【0103】今ゲート権号載をLの二つの点点、。に注 目し、それぞれの点に対る下FTオン准等の波形張み 参考える。は従ችCTMに最も近い点である。この点 aのTFTオン律号を便宜的にVGaとする。こは総子 GTMから最も遠い(書い換えれば走査信号線の終端 の)点である。この点。のTFTオン律号を便宜的にV Gとせる。

【0104】図18 (a) は端子側、図18 (b) は中 央部、第18(c)は終端側のTFTの鰹動液形を示す 図である。いずれの信号VGa、VGcも、1水平走査 期間内に割当てられた所定の書き込み期間Txで立ち上 がりから立ち下がりまで変化する矩形パルスである。信 号VGaの波形歪みは、R11とC11の降室数によっ て生じた微少なものであるが、信号VG。の波形歪み は、このR11とC11の時定数に、さらに1ラインの 画素数のR12とC12を含めた時定数によって生じた 大きなものである。このため、信号VGaの立ち下がり t 「 l に比べて債号 V G c の立ち下がり t f r が相当に 遅くなっている。遅れの程度は、画素数が増えるほど、 また、楽面サイズが大きくなるほど顕著になる。上述の 分布容量(すなわちじ12)が増大するからである。 【0105】すなわち、tfr>tflの関係となり、 その基は主に上述の分布容量の大きさに依存する。 【0108】従って先に説明した式1の関係から、端子

側の逐素電圧の低下成分ΔVIは終端側圏裏電圧の低下

成分AVェよりも大きくなる。

[0107] 従来は単位画来の寄生容量(Cgs、Cds1、Cds2)及び保持容量(Cadd)は、固未電 他の配動体件を与してきため、参示物域かどの場所で も一定になるように設計するのが常様であった。役って 従来の技術では、先に述べた最適な共識電極の電圧Vo omは、実際は、ゲート信号線GLの端子側と終端側で 異なっていた。

【0 1 0 8 】 しかし従来は、表示画面のサイズが1 0 数 (戦 1 5 cm、 '機 2 1 cm) よりも小さく、ゲート信号 終 GLも長くなかったので(2 1 cm以下)、入力端子 後の画素と終核側の画素の間で、顕素電極の配位性下成 ウム Vの蒙は無 核担末を移かさく、液晶表示装電の駆動 マージン (特に最適な共適常権電圧 V c c mのマージ ン) に宗裕があったので、本美明の解決する設隆を認識 することが出来なかった。

【0109】従って従来の技術では、1ラインの販素数が多い場合や、表示循環のゲート信号線方向の及ぎが見ななるとがサート信号線の長さが見ずかほとからななともゲート信号線の長さがことの成晶表示議匿では)、もはや表示領域の金囲素について共通電線に与える電圧を最適にすることに出来なくなってきた。

【0110】上記の課題を解決するために、上述した実施例では、薄膜トランジスタTFTのソーンを確認り1 銀の半導体層ASの大きさを異ならしめることによって、不必要量Ggsを異ならしめるようにしたものである。

【0111】また上述した実施何では海豚トランジスタ 下下のテキル形成領域(ソース電揺を)日ドレイ ン電径 SD 2 の間の領域)以外の部分で半導体階 A Sの 大きさを異ならせているので、ゲート・ソース間容量で まっを入力期子機と終端所で来えたことにより、下FT のサイズ(具体的にはテャネル長 I 及びテャネルペッ が変わることがなく、液晶表示装價の段計が容易であ る。

【〇 112】また、式1から明らかなように画素業権の 館を下成分 A V を各価素間で E がかなくなるように調 前する方法は、上述の実施例のように、ゲート・パース 間容量 C g s を開館する方法に限らず、保持容量条子 C も d を観節する方法、決議容量 C g i x (具体的には 画素権格1 T O 1 の面積あるいは画素を権1 T O 1 と表 通常権C O M (図示せず) 層の距離・を関節する方法、 ソース・ドレイン開容量 C d s 1 を提節する方法 か は面素管権1 T O 1 シモオト 経済を ドレイン保管幹む 上間の寄生容量 C d s 2 を顕新する方法であってもよ い。

【0113】しかレゲート・ソース間容量Cgsを頻節する上述の実施例の方が、式1の分子がゲート・ソース間容量Cgsのみで構成されていることから明らかなように、少ないゲート・ソース間容量Cgsの変化者で、

画素電極の電位低下成分 A V を、広いダイナミックレン ジで調節することが出来る。後って上述の実施側ではゲ ート・ソース間容量 C g s を変化させるためのスペース が少なくて済むので、画素の間口率を大きくすることが 出来る。

[0114]また、ゲート・ソース間容量 Cgs、保持 容量素子 Cadd、液晶容量 Cpix、ソース・ドレイ 容量 Cds 1 及び囲業電便ドレイン値号線間容量 Cds 2 を組み合わせて関節すれば、さらに広いダイナッミ クレンジで囲業電機の電位体下成分 AV を関節すること が出来る。

【0 1 1 5] なお、保持容量素子Cadd、混高容量Cpix、ソース・ドレイン容量Cdslあるいは画素電 後ドレイ、配合・機能容量Cdsl級、服素を構成を低いていることのも明らかなように、走査信 軽動波形の変かが大きくなみを増減の面架、(0)でそれらの容量を小さくし、走査信号駆動波形の変みが大きなみを増減の面架、(0)でそれらの容量を小さくし、走査信号駆動波形の変みが少ない入力端子院の囲業(a)でそれらの容量と大きくずれば食い。

【0116】またゲート、ソース間容量 Cg を調節する方法は半導体層 ASのゲート信号被 GL との重なり面積を調節するものに限るものではなく、図10に示すように、ゲート信号線GLに対するソース電梯 SD 10 カーバーラップ領域の放ゲート信号線 GL に否示に示すような突起師 GL Pの面積をゲート信号線 GL の入力塩子側で小さく鉄鐵像で大きく形成するようにしても同様の効果を持ることができるようにひる。

【0117】さらに、図11に示すように、ゲート億号 練GLに対するソース電優SD1のオバーラップ領域を 核ゲート億号線GLの幅方向の長さを変えることによっ て異ならしめるようにしてもよいことはいうまでもな

[0118]すなわち、ゲート信号線GLに沿って配列 される各画素領域を、近いに環接する複数の画素領域 にグループ化し、この各グループ化された通素領域のゲ ート信号線GLをその入力超子側から終環側へかけて順 次据を広げる(ソース電極501の画素複様1T01と 特殊とれるでの概率の代う。機能となっている。

【0119】また、図12、図13及び図14に示す、 保持容量Caadに蓄積容量方式を採用している途島聚 示装置の場合は、図影響種1101と容量線としの重な る面積を入力端子部から終法側へかけて減次線を起げる 構成にすることによっても、図素電極の電低形成分ム Vを開助することが出来る。図13及び図14に示す、 筋側では、容量線としの傾いるを調節することにより、 管句性形成分と取ります。

【O120】蓄積容量方式の液品表示装置は、ゲート信 等線GLの分布容量が少ないので、走査信号VGの液形 歪みの影響を少なく出来る特徴を有する。しかしる構容 量方式の液晶表示設置でも、上述の実施例のようにゲート・ソース開容量でg。や保持容量でaddを調節し て、入力端子側と段端側の電位低下成かムソの差を小さ くすることにより、走業信号VGの波形歪みの影響を皆 無に組名もので、最大級の表示画面を有する液晶表示装 情を撃回出来る。

【0121】また、ゲート信号線GLに入力した信号波 形の歪みは、入力端から終端にいくに従って、単線に増 加する。

【0122】関17のお部はゲート信号線(走査信号 線)GLの中央部を示し、その部分のTFT駆動波形を 図18 (b) に示す。図18 (a) は図17のaに示す 入力端子側のTFT駆動波形を示し、図18(c)は図 17の点に示す終肄像のTFT駆動波形を示す。図18 (a)、図18(b)及び図18(c)を比較すると明 らかなように、中央部の走査信号VGbの立ち下がり時 間もfは入力端子側の立下り時間もfiと終端側の立下 り時間もfrの間にある。すなわちもfiくtfくtf rの関係にある。従って、寄生容量が全ての图案で問等 になるように設計した、従来の液晶表示装置では、中央 部の圖業業種の電位低下成分△∨は、入力端子側の電位 低下成分ムVIと出力端子側の業位低下成分ムVェの関 にある。すなわちAVI>AV>AVrの関係にある。 【0123】したがって、ゲート債券繰らしの中央部分 に対応する商素業様(TOの業件の正方向へのシフト業 は、ゲート信号線GLの入力端に対応する開業電極IT Oよりも多く、ゲート信号線GLの終端に対応する選素 電様 I TOより少ない。

【0124】 ゆえに、ゲー性機等値にしの中央部分に終 機能される薄膜トランジスタTFTのゲート電極とソース 環程3D1の前の容量でg。を、ゲート情等機をしの入 力端に接接される薄膜トランジスタTFTの容量でg。 おり大きく、ゲート信号線GLの粉端に接続される薄膜 トランジスタTFTの容量でg。より小さくすることに より、入力線および終端の開業電梯ITOと中央部の順 需電値ITOに飛び込むゲート信号の湯流成がを均一に することができ、最適な片温電機能圧も入り喰および終 域の調素と中央部の画景で異なることがなく、表示領域 の中央都でフリッカが条件することがなく、表示領域 の中央都でフリッカが条件することがなく、表示領域

【0125】なお、ここでゲート信号線の入力端および 終戦の囲患電機 ITO 1 は表示に寄与する囲業電機 IT 01で機能しており、遮光膜で遮光された同素電停 IT 01や未完成の囲業の回素電機などの、表示に容与しな い画素電極 ITO 1 は除外して考えるのが妥当であるこ とは、それらがフリッカと無関係であることからいうま でもない。

【0126】しかし、ゲート信号線の入力端および終端の簡素電板ITO1で、遮光されている簡素電板ITO1で、遮光されている簡素電板ITO 1に対応する箇景にも、入力端側の薄膜トランジスタT FTの容量Cgsよりも終端側の薄膜トランジスタTF Tの容量Cgsを大きくする構成を採用することによ り、液晶に直流成分が加わることがなく、液晶の寿命を 向上させる効果を奉することができる。

【0127】本実施例では、ゲート信号線GLに入力される走査標号の波形歪みによるフリッカ防止対策、および露光装置の光学系の歪み等によるソース電極SDIの位置すれによるフリッカ防止対策を施した返過表示装置を説明したものであるが、これら各防止対策のうちいずれか一力を施すように構成してもよいことはいうまでもない。

(0128)しかし、ソース業権SD1の位置すれたよ るフリッカ助止対策を施した液晶表示装置に、ゲート信 号橋GLに入力される走業信号の波形歪みによるフリッ 方防止対策を行うことにより、菌素繁様の電位値下成分 ムVを高い精度で誤跡することが出来、表示領域を最大 級まで拡大しても、液晶表示パネルの駆動マージン(特 に共通電機電圧Voomのマージン)を十分に様保する ことが出来る。

[0129] (容量の補正方法)つぎに、各箇乗の容量 の補証を行い、走査信号線の延在方行に沿ってそれら各 箇事の容量の均一化を図る方法の一実施例について、図 39を用いて説明する。

【0130】陶図 (a) は、走査信号線の延在方向を模 軸にとった場合の容量補正値(この場合、一例としてC gs)を示したグラフである。

[0131] ここで、このグラフは、たとえば各国美 を すべて均一のパターンとして形成した液晶表示装置(試 料)からのデータとしたものあるが、必ずしか一のパ ターンからなる回素を有する液晶表示装置に限定される ことはない。容量補正された液晶表示装置を放料とし て、さらに容量補正する場合もあるからである。このグ ラフを得る方法については彼に課述する。

【0132】また、同図(b)は、容量補正の対象となる液晶表示装置の表示領域(画集の集合体)ARを前記グラフと対応づけて描いたものである。

[0133]まず、同図(a)において、補正値をたと えば帯開原に区面する。この実施例の場合は、補定値を 等分に区面している。しかし、この区画数は必ずしも この値に限定されることはない。けだし、この区画数は 図39(a)の特性のカーブが緩やかな場合は少なく、 急後な場合は多くとることによって表示領域面における フリッカの発生を充分に防止できるからである。

【0134】そして、補正値の上配区順によって、表示 領域をその定金信号線の延在方法に沿ってA領域から下 領域までの6つの領域に区分する。ここで、たとえばA 領域を例にとって考えると、定金信号線と直交する映像 信号線の延在方向においてすべてA領線となる。映像信 号線の延在方向に形成される各画東は容量に点において 旧評同一の条件であるという理由に基づくものである。 【0135】そして、走査信号線の延在方法における各 区分において、B領域の人類域に対する福正量、C領域 のB領域に対する福正量、E領域の 区領域に対する福正量、E領域の 日領域に対する福正量、はすべて回一であるという関係にある。これら各領域は推正値を専門際に区画し、それに対応づけて終れた。領域であるからなり、

【0136】図40は、これら各領域において、薄膜トランジスタTFTのソース電機8D1、半導体層AS、ゲート総線膜GIのパターンを変更させている一条の優を示した図である。なお、図40は図1に対応する図であり、これに観定されることはなく、上述した各準施例及び後に示す各実施例のそれぞれの場合においても適用できることはいうまでもない。

【0137】 問題において、たとえば (a) は日循域の 薄膜トランジスタTFTのパターンを、 (b) は口領域 の薄膜トランジスタTFTのパターンを、 (c) は日領域 域のパターンを示している。

【0138】同図(a)は、薄膜トランジスタTFTの ソース電視SD1、半導体層AS、ゲート絶縁護GI は、それぞれ、外方に突出した突起PRが形成され、そ の突起PRに相当する分だけの面積が大きくなってい

【〇139】ここで、この実起PSは、本実施例による 容量補正の際に用いられる最小単位のパターン(基準と なる最小単位があるのではなく、設計者によって任意に 定められるパターンである)に掲当するものであり、C 領域、D 領域、E 領域、およびF 領域の各薄膜トランジ スタTFTの容量を補正するための基準パターンとなる ものである。

【0140】すなわち、問図(b)において、薄練トランジスタTFTのソース電極SD1、半導体層AS、ゲート絶縁膜GIは、それぞれ、外方に突出した突起PRが形成されているのは同図(a)と同じであるが、同図

(a) と比較して、突起PRの面積が2倍となっている。接書すれば、薄膜トランジスタTFTのソース電極 SD1、半導体層AS、ゲート絶縁護GIには、それぞれ、同図(a)に示した突起PRと同じ面積のものが2 個数けられている。

【0141】 周図 (c) においては、薄種トランジスタ TFTのソース電優SD1、半導体層AS、ゲート絶線 曜G1は、それぞれ、外方に突出した突起の歯種PR が、同図 (a) と比較して4倍となっている。

【0142】すなわち、このことから明らかとなるように、同倒(a)に示した各パターンを基準として、日領域、同領域、D領域、E領域、F領域等に一つづつ突起PR(最小パターン)が増加している関係にある。 【0143】このことは、各画表の容量補正をするため

に、各画業のパターンを変更してフォトマスクを設計・ 作成する際において、各パターンの面積を考慮した変更 (換書すればパターン形状の大幅な変更にまで及ぶ)がなく、その煩雑な作業を回避できるという多大な効果を ともなうことはいうまでもない。

[0144]上流した実施例では、容量補正値を区分する際に等間隔に区面したものであるが、必ずしも等間隔 にする必要はないことはいうまでもない。たとえば特性 カーブの状態によってある銀所の区分が他の銀所の区分 の倍数とすること等が、表示領域にて発生するフリッカ を回避するのに適当な場合があるからである。

[0145]また、上述し実施例は、各個素のパター 少の変更に際して、そのフォトマスクを設計・作成した ものである。しかし、これに限定されることなく、露光 パターン (フォトマスク) の光源に対する移動(回転も 含む概念)によって該画素のパターンを変更するように してもよいことはいうまでもない。

[0146] たとえば、図41(a)にCg e を施成する薄膜トランジスタTFTのゲートとソースのパターン・グリッド図を示す。 連末は同図に示すようにゲートとソースのパターングリッドは一致するため、フォトマスクで囲業パターンを変化させていない限り、美米解除内の 西郷は任業の部分で買っかるが形成される。

[0147] ここで、パターン形成時のフォトグラフィ 工程において、同図 (b) に示すように、ゲートパター ングリッドに対してソースパターングリッドにオフセッ トを加えて形成すると、同様の効果が待られる。

【0148】この場合、順接する領域において各バターンがほぼ連続に変化し、明確な領域分けはできないが、 任意の部分で表査信号線の入力機の画素のCgsをCgs1、走査信号線の主力側の画素のCgsをCgs2とした場合。Cgs2>cgs1の関係を持ることができるようになる。

【0149】また、互いに関検する検数の画表に対して のフォトマスクを形成し、このフォトマスクを表示領 域内でいわゆるステップアンドリピートしながら選択露 光する際に、A領域ない上「領域の各領域ごとに抜フォ トマスクを適当に光源に対して移動(回転をも含む概 を)させるようにしてもよいとはいうまでもない。

【0150】また、上述した実施例では、補証値を区間する各区分に対応して走業信号線の延在距離を区間するようにしたものである。しかし、これに概定されることなく、たとえば図42に対応して補正値を区回する各区分に対応して補正値を区回するようにしてもよりことはいうまでもない。

【0151】この場合、表示領域面から補正が必要な領域を区分けして行う場合において有効となる。

【0 15 2】さらに、上述した実施例では、Cgsの補 正について説明したものである。しかし、たとえばCg dd、Csd等の場合においては、図43に示すように な特性(接受信号線の延在理解に対する容量補正量)が 得られることから、この特性に基づき、上述したと同様 の工程を経て、容量の補正を行うようにしてもよい。

【0153】ここで、走査信号線の延在方向を横軸にとった場合のCgsの容置補正値を示したグラフ(図39 (a))を導る方法の一事施保について税明する。

【0154】(1)光学測定による表示領域内の最適Vcomを測定する。

【0155】まず、最適Vcomを測定するには、特定 整調の中間質と異を空間分解したパターンを表示させ る。この空間分解したパターンとしては、図に示すよう に市砂模様あるいはストライプラインがある。

【0156】これらのパターンは反転駆動による締度平 滑がキャンセルされるため、Vcomが変化すると輝度 変化あるいはチラツキを生じることになる。

【0157】 図45(b)、(b')は、その(a)、(a')に対してVcomが変化して輝度変化が生じていることを示している。

[0158] このため、Vcomを変化させ輝度の時間 変動を測定 (スペクトロアナライザ等で) することで、 図46に示すように、最適Vcomを得、これを表示領 域面の各点で測定する。

【0159】(2) 仕上がりによるVcom変動 そして、上記(1) の工程で測定した歯内の各点での薄 綴トランジスタTFTのパターンを確認する。

【O 1 6 0】まず、該パターンから、Cgs、Cadd、Cpxを構成するパターンの面積を算出する。

【0161】そして、誘電体膜の比談電率から容量を求める。さらに、この容量から各点での飛込み電圧AVsを棄出する。

【0162】(3) Vcom補正

(1) で求めたVcom分布と(2) で求めた飛込み電 圧ΔVs分布を比較し(図47参照)、Vcom面内分 布から飛込み電圧ΔVs分布を除く(図48参照)。

【0163】そして、これによりVcom面内分布が求められる(図49参照)、その後、算出されたVcom分布をフラットにし、現込み電圧ΔVェ分布を求め(図50参照)、これからCgェの分布が求められる(図51参照)。

【O 1 6 4】なお、Cadd、Csdの場合の特性も関 様に算出できることはいうまでもない。

【○16.63】 (通明基板SUB1の製造方法) つぎに、
図3に示す液晶表示装置の第1の透明純経基板 (薄膜トランジスタ基板) SUB1削の設置方法について、図19~図21を参照して説明する。なお、同図において、中央の文字は工程名の略称であり、左側は海豚トランジスタ下F「(IV—IV切所線)。右側は保持容量配は付(IV—IV切所線)。の断面形状で見た加工の流れを示す。工程
おおよび日を終ま、工程A~Gの工程は各写(木ト)処理に対応して区分けしたもので、各工程のいずれの切断図もホト処理後の加工が終わり、ホトレジストを除去した段階を承している。なお、上配写真(ホト)

は本説明ではホトレジストの塗布からマスクを使用した 選択霧光を経て、それを現像するまでの一連の作業を示 すものとし、繰り返しの説明は避ける。以下区分したエ 程にしたがって説明する。

[0166] <u>工程A</u> 图19

7059ガラス (物品名) からなる第1の通明総基指 SUB1の両面に随化シリコン膜 SIOをディップ処理 により設けた後、500℃、60分間のペークを行な う。なお、このSIO膜は透明絶縁渡SUB1の表面的 心を駆すするために形成するが、凹凸が少ない場合、省 筋できる工程である。現で200人のAI一下a、 AIー下i一下a、AIーPは等からなる第13電膜 1をZパッタリングにより設ける。ホト処理後、リン酸 と硝酸と水野酸との混融液で第13電膜度1を選択的に エッテングする。

[0167] 工程8、図19

[0168] 工程C. 図19

膜厚が1400点の1TO膜からなる導電膜ITOをスパッタリングにより設ける。ホト処理後、エッチング液として塩酸と硝酸の混酸液で導電膜ITOを選択的にエッチングすることにより、保持容量Caddの一方の電極および透明調素機械ITO1を形成する。

[0169] I程D、图20

ブラズマロVD繁素にアンモニアガス、シランガス、 素ガスを導入して、順厚2000人の変化S: 1議を設 け、プラズマCVD装置にシランガス、水秀ガスを導入 して、観度が2000人の:型求品質S: 護を設けたの あ、プラズマCVD装置に水煮ガス、ホスフィンガス 導入して護摩が300人の外型の非高質S: 膜 00を 設ける。この成膜は同一CVD装置で広応差を変え連続 して行なう。

【0170】<u>工程E、図20</u>

ホト処理後、ドライエッチングガスとしてSF6、BC 1を使用してN+型非晶質S「膜dO、i型非晶質SI 膜ASをエッチングする。続けて、SF6を使用して窒 化Si膜GIをエッチングする。もちろん、SF6ガス でN+世界森質S:膜はつ、i 型非品質S:膜ASおよび室化S:類GIを連続してエッチングしても良い。
[0171]このように2層のCVD膜をSF6を主成分とするガスで連続的にエッチングすることにより、i 型非晶質S:膜ASおよび室化S:膜GIの制度をテーパ形状のため、その上部にソース重接SDIが形成された場合も的の選半は4番しく低減される。N+型非晶質S:膜は dのテーパ角度は5の度に近いが、厚さ300人と 海いたい、アモジ非過度では、原さ30人と 海いたい、アモジ非過度 S 変化S:膜GIの平面パターンは接触には同パイル・シェはなく、断面が順テーパ形状となるため、N+型非晶質S:膜 GIの平面パターンは接触には同パイトンではなく、断面が順テーパ形状となるため、N+型非晶質S:膜 GIの順元大きなパターンとなる。

[0172] I程F、图21

腰厚が600AのCrからなる第1導電膜は1をスパッ タリングにより設ける。ホト型理後、第1導電膜は1を 硝酸第2セリウムアンモニウム溶液でエッチングし、ド レイン信号線DL、ソース電極SD1、ドレイン電極S D2を形成する。

【0173】ここで本実施例では、工程日に示すように、N+型非晶質 8 1 膜 d O。 i 型非晶質 8 1 膜 d A S、 速化 5 1 膜 G I が瀬テーパとなっているため、ソース電 桜 S D 1 を第 1 再進膜 d 1 のみで形成してもソース電板 S D 1 が断線することがない。

【0174】 つぎに、ドライエッテング装置にSF6. BC1を導入してN+型非晶質Si譲d0をエッチング することにより、ソースとドレイン間のN+型半導体膜 d0を選択的に除去する。

[0175] 工程G、図21

プラズマCVD装置ドアンモニアガス、シランガス、窓 煮ガスを導入して、場際がり、6μmの壁化ら「腰を放 ける。ホト級機能、ドライエッチングガスとしてSF6 を使用してエッチングすることにより、保護膜PSV1 を形成する。保護膜としてはCVDで形成したSIN膜 のみならず、4機関料を用いたものも使用である。 【0176】(ホトマスクの設計)第1の基板SUB1 の各層のパターンはホトリングラフィにより形成され 。図22(3)はバターン機成方法の14条チャ間の

【0177】MSK1は基板に転写する為のパターンP A Tが形成されたホトマスクである。MSK1は一つ で、液晶表示パネルの一層の全パターンが形成されてい で、

【0178】SUB1は主面にホトレジストが塗布された基格である。図22(a)の例では、一つの基板SUB1に一つの決局表示パネルのパターンを形成する例を示している。しかし一つのマザーガラス基板に複数の液晶表示パネルのパターンを形成しても良い。

ある。

【0179】ホトマスクにはアライメントマークALMが設けられ、基板に設けたアライメントマークALMを分せることにより、第1の基板5UB1の各層間の合せを行う。 【0180】水銀灯などの光源しITで発生した集外線等の光は、レンズ光学系LENで均一な電光源に加工され、反射機MIRに送られる。

【0181】度射線MIRに送られた、光はスリットS と下に向けて度射され、スリットSと下を適った光は線 状の光となりホトマスクMSK1を頼らす。

【0182】ホトマスクMSK1を透過した線状の先は 基接SUB1上に当たりホトレジストを膨光させる。 【0183】このとき、光の当たる®の部分のみホトマ スクMSK1のパターンPATが基板SUB1上に転写 まれる

[0184] 図22(a)の矢印に示す方向に、基板及 びホトマスクに対して、スリットSLTや反射線MIR を相対的に移動させることにより、ホトマスクMSK1 のパターンPATが基板SUB1のパターンPAT′と して転率される。

【0185】 綴22(b) は図22(a) に示す方法で 用いる。ホトマスクMSK1のパターンPATの例を示 すものである。

【0186】張りに示す実施例を基に説明すると、盟2 2(b)に示すホトマスクMSK1は半導体層ASのパターンが形成されている。

10189】従って、電位電下成分△∨を精度良くコントロールすることが出来るので、液晶表示パネルを駆動する時のマージン(特に共通電極電圧∨ccmのマージン)が向上する。

【0190】なお、図22(a)に示すように、基板S UB1上のパターンPAT'の形成には、反射鏡MIR やスリットSLTを移動させて糞光しているので、機械 的な部分の精度により、基板上のパターンPAT'にゆ がみを生じることがある。

【0191】しかし、図1、図7 (a) ~図7 (d) 及び綴8で示した、ソース電極SD1の誕在方向に底交す

る幅WOの長さが前記チャネル幅Wより小さく形成する 機成とすることにより、ソース電梯SD1とゲート億号 線GLの合せずれによる、ゲート、ソース間容量Cgを の変動が少なくなる為、需光工程のゆがみの影響を小さ く出来る。

【D192】図23(a)は第1の基板SUB1にバタ ーンを形成する方法の他の例を示すものである。

【0193】図22 (a) と異なる点は、基板SUBI 上のパターンPAT' を複数のブロックパターンPAT i、PATi、PATi以に分け、各ブロッ ク毎に1枚のホトマスクMSKi、MSKii、MSKii i、MSKiiを用いるものである。

【0194】関23(b)は、図23(a)に示す方法 で用いる複数のホトマスクMSKi、MSKii、MSKii ii、MSKivのパターンの例を示すものである。

【0195】図9に示す実施例を基に説明すると、図23 (b) は半幕体層ASのホトマスクの例を示している。ゲート値を縁侵Lの医在する方向は水であるとすると、ホトマスクMSKii、MSKiiiは終端額のホトマスクを示している。また図23 (b) に示す。は入力処子例の半導体層ASのパターン、比は終候網の半導体層ASのパターンを示している。図23 (b) の1の部分は先に述べたゲートソース間容量Cgsを調到する為のパターンである

【0196】その他、特に説明しない点は先に述べた図 22(a)、図22(b)に示す実施例と同じである。 (0197]図23(a)に示す実施例によれは、一つ の液晶表示差量の一つの層のパターンPAT'を複数の ホトマスクMSKI、MSKII、MSKIII、MSKIV により形成するので、表示前面の大きな液晶表示法置を 作ることが出来る。

【0198】しかし図23(a)に示す実施例では、入 力増子側と契増例で、電位低下成分ムVを誘筋するパタ 一ン1を、異なるホトマスクで形成する必要があるの で、高い精度で電位低下成分ムVを誘節することが困難 である。

【0199】また、図23(a)に示す実施例では、基 版SUBIの各プロックバターンPATi'、PATi ('、PATiii'、PATiv'の間の境界領域では、 複数回重なって露光される為、バターンが他の部分に比 べ細くなる。

【0200】従って、複数回露光する部分を避けた部分 に、電位低下成分ΔVを顕飾するパターン!を設ける必要がある。

【0201】それに対し、図22(a)に示す実施例は、一枚のホトマスクMSK1で浩晶表示装置の一つの 層の全パターンPAT'を形成するので、境界領域がな く、電位低下成分△Vを顕常するパターン Iを扱ける為 の創約が少ない。 【0202】しかし、最大級の表示領域を有する液晶表示装置を製造する場合には、常位低下成分△Vを鋼節するパターン1の精度を考えなければ、図23(a)に示す実施祭の方が適している。

【0203】上途した図22(a)、図22(b) あるいは図23(a)、図22(b) あるいは図23(b)、図23(b)に示されるパターンの 形成方法は、半導体層 ASIに、電位低下成分Δ∨を講飾するパターン1を設けた例を示しているが、その他の層に電位低下成分Δ∨を調節するパターン1を設けても良

【0204】例えば、図10、図11に示す実施例においては、ゲート信号級GLを形成する工程(第1フォ りのホトマスクに、図22(4a)、図22(b)ある いは図23(a)、図23(b)に示すパターンの形成 方法を用いても良い。またソース電極SDIを形成する 工程(第49x+ト)で用いるホトマスクに、図22

(a)、222(b) あるいは図23(a)、223 (b) に示すパターンの形成方法を用いても良い。

[0208] (ゲート使号線のLを両端で駆動する場合) 図24は、走業信号線駆動波形りの淡形のみを様 表する為に、ゲート情号線のLの左右両端に走走情号線 駆動回診師104を設けた例の、決品表示装置の等価回 節である。図24に乗す構成の浅高表示装置では、ゲー 体信号線のLの機能存在したが、

【0206】しかし図24に示す構成の液晶表示装置で も、2つの先輩信号線撃動回絡部104から違い中央部 の国第日の完整信号VGの波形歪みは、2つの走輩信号 報動到函路部104に近い側の画業人、Cの走輩信号V Gの波形変みよりも、大きい。

[0207] 従って図24に示す両側駆動の液晶表示検 置でも、入力端子から遠い側の画乗8のゲート・ソース 間容量Cgsを表、入力端子に近い側の画素A、Cのゲート・ソース間容量Cgsよりも、大きくすることにより、走査信号VGの波形歪がによる画素養棒の電位低下成分ムVの悪をからすることが出来る。

【0208】具体的なゲート・ソース開容量Cgsの鎖節方法は、図9、図10、図11に示す実施例の通りである。

【0209】なお、図24に赤寸南線整動の漁品表示装置でも、固果電極の電位低下限分ムンの差を小さくする方法は、ゲート・ソース開写量で8を掲載するものに限らず、保持容量でadd、漁品容量でpix、ソース・ドレイン開容量でdai、あるいは遮累電程ドレイン保存機関の量でda2を開動するものであっても近い、【0210】また、本実施物ではゲート電極形成、ゲート総整料形成、ザ半体層形成、ゾース・ドレイン電極形成の適所で形成する逆スタガ構造の薄膜トランジスタエFTを形式する逆スタガ構造の薄膜トランジスタエFTを示した。

【0211】しかし、本発明は逆スタガ構造の薄膜トランジスタTFTを用いた液晶表示装置に限定するもので

はなく、半導体層上にゲート絶縁膜を介してゲート電極 を形成する正スタガ構造の薄膜トランジスタTFTを用 いる機能表示装置に本発明を適用してもよい。 【0212】実施の形態2

また、本発明は、いわゆる縦電界方式の液晶表示装置を 一実施別として説明したものである。しかし、一方の透 側単基板の液血側の面に互いに対向する一分がの機能を設 け、これら各電機の間に該透明基板と平行に電界を生じ させる機能形方式(In Piain Switching 方式)の場合 にも全く事間が回じ方あることから、この機能方式の

液晶表示装置にも適用することができる。 【0213】 図25は本発明を適用した様電界方式のア クティブ・マトリクス方式カラー液晶表示装置の一個素 とその面辺を余寸平面図である。

【0214】図26は図25の3-3切所線における断面を示す版である。図25、図26に示すように、持定 簡とでき返率にして下断透明ガラス基板をUB1領には 薄膜トランジスタエFT、審視容量では、、配張電極 PXおよび対向電極でOM2が形成され、上部透明ガラ プラックマトリクスパターンと関が形成されている。

【0215】また、透明ガラス基板SUB1、SUB2 のそれぞれの内側(液晶上の側)の表面には、液晶の切 別配向を削削する配向膜のF1、QR12が設けられ でおり、透明ガラス基板SUB1、SUB2のそれぞれ の外側の表面には、傷光動が原文して配置された(クロ スニコル配置)個光板が設けられている。

【0216】図25に示すように、各面素はゲート信号 特(走筆信号線または木平信号線)CLと、対向電圧信 号線(共通電視配線)COM1と、調接する2本のドレ イン信号線(映像信号線または悪魔信号線)DLとの交 接領域内(4本の信号線で開まれた領域内)に配置され ている。各画素は海膜トランジスタTFT、裏視警台 Sta、開業養悟PXおよび対向電径OM1を含む。 ゲート信号線でし、対向電圧係号線COM1に図ではた カプーに延在し、上下方向に接数本配置されている。 ドレイン信号線のL、対向電圧係号線COM1に複数 本配置されている。画業養性PXは海膜トランジスタT FTと接続され、対向電極COM2は対向電圧信号線C OM1と一般になっている。

【0217】ドレイン権号傾ししに沿って上下に端接すると職業では、図250 A 領で打曲げたとき、平面構成が重なり合う構成となっている。これは、対向電圧信号線のM1をドレイン信号線りしに沿って上下に開接すると選系で共進化し、対向電圧信号線のOM1の軽行法を低減することにより、対向電圧信号線のOM1の抵抗を低減するためである。これにより、外部回路から左右方向の各国素の対向電性のOM2へ対向電圧を十分に供給することが参照になる。

【O218】画素電極PXと対向電極COM2は互いに

対向し、各画素電極PXと対向電極COM2との間の電 界により液晶 L Cの光学的な状態を制御し、表示を制御 する。画素電極PXと対向電極COM2は構動状に構成 され、それぞれ、図の上下方向に長細い電極となってい

[0219] ゲート使号練GLは終端側の簡素のゲート 電極G Tに十分に患者電圧が印加するだけの抵抗酸を満 足するように需義権を整定する。また、対向電圧の 関係のM1も終端側の囲来の対向電極COM2に十分に対 向電圧が印加できるだけの抵抗値を満足するように業種 概を効宜する。

[0220] 図25において、符号1で示す部分が、画 素電機の電位低下成分ΔVを関節する部分である。符号 1で示す的は画業電機をメと一体に形成されており、 ゲート信号線 GLと把線膜 GIを介して重ねることにより、ゲート、ソース開設量 Cssを構成している。

【0221】使って図25に示す実施例では、ゲート・ ソース問答重観期パターン1とゲート侵号線をLの重な 危部分の服費を、入力場干に近い側の画素でかさくし、 入力端子から遠い側の画素で大きくすることにより、圖 素電程の電位窓下成分 Δ V の画素間の差を少なくしている。

【0222】横電界方式の液晶表示装置は視角特性が広 い特徴がある。 従って表示領域の大きな液晶表示装置 に、横電界方式を採用することにより、現角特性が狭い ために画面の一部が見えなくなるという従来の問題を解 決することが出来る。

【0223】従って横電界方式の液晶表示装置に本発明 を適用することにより、ゲート標号線GLが長くなった ことによる駆動波形の歪みの影響を少なく出来るので、 最大級の表示領域を有する液晶表示装置を実現すること が出来る。

[0224]横電外方域の高級表示接重においても、面 素電標の電位版で成分ΔVを調節する方法はダート・ソ ース間可量できょを調節する方法に吸らず、保持会量 αdd、液晶容量でρi、、ソース・ドレイン開容量 dsiあるいは調果電棒ドレイン信号機能容量でdsiあるいるのであってもよい。

【0225】実施の形態3

次に、ゲート・ソース間容量 Cgsを顕飾する他の実施 例を関27(a)及び第27(b)に余す。

【0226】図27 (a) 及び図27 (b) は図3に示 す陶業の平面図の、薄膜トランジスタTFTの近辺の部 分を示した図である。図27 (a) 及び図27 (b) に 記載の無い部分の構成は図3に示す画業の構成と同じで ある。

【0227】 図27 (a) は入力端子側の画素の薄膜トランジスタTFT、図27 (b) は入力端子から遠い側の薄膜トランジスタTFTの構成を示す。

【0228】本実施例では薄膜トランジスタTFTのチ

ャネル長 I の方向をゲート信号練G L の延在する方向と 垂直に配置している。

【0229】本実施例では、半導体層ASに設けた調節 パターン11と、ソース電格SD1に設けた調節パター レ12の2つの部分で、ゲート・ソース開容量Cssを 調節し、囲業電機の電位能下成分ムVの過素例の姿を少なくしている。提って本実施例では、扱い領域に顕新パターン11及び質節パターン12を設けることが出来る ので、囲業の側口事を向上することが出来る

【0230】また図27(a)及び図27(b)に示す ように、本実施例ではソース電標の1に設けた課節パ ターン!2を、環膜トランジスタ下下のチャルル長 i 及びチャネル幅Wを規定する部分から離して設けている ので、ソース電イSD1に調節パターン!2を設けたこ とにより薄膜トランジスタ下下Tの駆動能力が変わるこ ともない。

[0231] 実施の形態4

図28(a)及び図28(b)はゲート・ソース間容量 Cusを調節する別の実施例を示す。

【0232】図28 (a) 及び図28 (b) も図3に示す関東の平面図の、薄膜トランジスタTFTの近辺の部分を示した図である。図28 (a) 及び図28 (b) に駆動の無い部分の構成は図3に示す画素の構成と同じである。

【0233】図28(a)は入力端子側の衝素の薄膜トランジスタTFT、図28(b)は入力端子から遠い側の薄膜トランジスタTFTの構成を示す。

【0234】本実施例では薄膜トランジスタTFTのゲート電極GTをゲート信号線GLから分岐して設けている。

【0235】本実施例では、薄膜トランジスタ下FTの ゲート電機GTの、ソーズ機体SD1と重なる部分に、 切り交表パターン13を設けてゲート・ソース側容量で gsを調剤し、頭素電極の電位低下成分ムVの調素間の 差を少なくしている。従って本実施例では、選光性金属 膜からなるゲート電機GTに突起を設ける場合と異な 9。間口事本機体にすることがない。

【0236】図28(a)及び図28(b)に示すゲート電標GTに設けた切り欠きパターン13により、走査信号の波形歪みによる図素電極の電位低下成分△Vの差を小さくするためには、入力端干に近い図素程切り欠きパターン13の切り欠き量を多くすればよい。

【0237】また図28(a)及び図28(b)に示す 本実施例でも、ゲート電極のTに設けた調節パターン! 3を、薄膜トランジスタ下ドでのチャネル長1及びチャ ネル幅Wを規定する部分から難して設けているので、ゲート電信の下に調査パターン!3を設けたことにより薄 膜トランジスタ下ドで配要動能力が変わることがない。 【0238】実施の形態5

次に、菌素の期口率を高くした液晶表示装置に、走査信

母の波形歪みによる画素電極の電位低下成分 Δ V の差を 小さくする対策を施した実施例を説明する。

【0239】 《圖素領域の構成》図29(a)は、本実 施例の、図2の点線枠Aに対応する圖素領域の具体的な 構成を示す平面図である。

【0240】なお、図29(a)のiV-{V線における新面図を図30に、V--V線における新面図を図31に、VI--V線における新面図を図31に、VI---VI線における断面図を図32に示している。

[0241] 液晶素素がよれは図30に未済ように、液 品してを基準に第1の透明基板SUB1億には薄度トラ ンジスタチドドムとび無素難 1 TO 1 が形成され、 2の透明基板SUB2億にはカラーフィルタド1 し、ブ ラッウマトリックスパターン(第1の温光線)BM1が 形成されている。

【0242】図30において、POL1は第1の透明基板SUB1に設けられる第1億光板、POL2は第2の透明基板SUB2に設けられる第2億光板である。

【0243】まず、ガラス等から成る第1の透明基板S UB1の液晶側の面に、その×方向に延在しy方向に並 設されるゲート信号線G上が形成されている。

【0244】このゲート信号線のしは、クロム、モリブ デン、クロムとモリブデンの合金、アルミニウム、タン タルあるいはチタン等からなる導電層 g l で構成されて いる。またゲート信号線G L の配線抵抗を下げるため に、上述した導電膜の積層接を用いてゲート信号線 G L を構成してもよい。またゲート信号線 G L にアルミニウ ムを用いる場合は、ヒロックやホイスカ等の変起を無く すために、タンタル、チタンあるいはニオブ等の金属を 少量添加した合金を用いてもよい。

【0245】そして、このゲート信号線GLと後述する ドレイン信号線OLとで囲まれる囲業領域の大部分に は、透明導電旗(たとえばIndium-Tin-Oxide)からなる 圏乗電線 ITO 1が形成されている。

[0246] 国東領域の図画を下側のゲード標号線GL 上の一部は薄膜トランジスケドドでのサード領域をなって いる、薄膜トランジスケドドは、たとえばらいわか なるゲート純緑頂GI、: 型外品買SIからなる半導体 層AS、不純物を含んだ非品買SIからなる半導体層 の、ドレイン電様SDはよびソース電機SDIが順次 構磨されて形成されている。

【0247】そして、ドレイン電接SD2およびソース 電極SD1はドレイン億号線DLと同時に形成されるようになっている。

[0248]ドレイン信号製むしは、図3 ドに示すよう に総総膜区1、半導体層 A S 及び不統的を含んだ非晶質 8 ドからな半導体層 d O 足に形成され、クロム、モリ ブデン、クロムとモリブデンの合金、アルミニウム、タ ンタルあるいはキタン等の効果健康の維重あるいは境層体 によって形成されている。ドレイン信号線D L の形成領 域に半導体層 A S 及び不検的を含んだ半導体層 d O を形 成しているのは、たとえばドレイン信号繰りしが半導体 層AS及び不純物を含んだ半導体層d0の段差による新 総を防止するためである。

【0249】薄膜トランジスタTFTのドレイン電模S D2はドレイン信号線DLと一体に形成され、またソー ス電板SD1はドレイン電板SD2と所定のチャネル長 【の分だけ離間されて形成されている。

【0250】ソース電極SD1及びドレイン電極SD2 の上には絶難酸からな保護膜PSV1が設けられず の展類度PSV1は、液塩の薄膜トランジスタTFT への直接の接触による特性化化を回避するようになって いる。保護膜PSV1は強性シリコン膜あるいはポリイ まド等の有機能類似のように制性の良い腹から成る。 保護膜PSV1の上には画素電極1TO1が形成されて はまた。

【0251】ソース電極801上の保護限PSV1に は、ソース最後801と開業を提ITO1を転気的に接 続するためのスルーホールCONTが設けられている。 【0252】また、保持容量乗子Caddは、図32に 不すように、ゲート信号線「振りランジスタ下FTを 駆動するゲート信号線と帰接する他のゲート信号線)G Lを一方の電極、両業電極1TO1と同時に形成される 環電層を他方の電極とし、それらの間に介定される軽線 膜G1、保護膜PSV1を誘電体膜として構成されている。

【0253】絶縁膜 G I、保護膜 P S V 1 は、薄膜 トランジスタ T F T におけるそれらの形成と同時に形成されるようになっており、また、他方の電極である導電層は 前起商素重揮 I T O 1 と 個跡に形成されている。

【0254】また、画業電優ITO1の表面の全域には 液晶の配向を規制するための配向膜ORI1が形成され ている。

【0255】本実施例では、画素電程!TO1とゲート 信号接0上及びドレイン信号接0上の間に途絶疑でする な展膜即SVが存在するので、固素電程!TO1と ゲート信号線0上が平面的に重なったとしても短路することが ない、役って本業例では協業管程!TO1をため ない、役って本業例では協業管程!TO1を大会 成することが出来るので、簡素の間口が大きくなる、液 晶容量(p)ixが増えるので保持容量でad dを小さく することが出来るのを

【0256】ガラス等から成る第2の透明基板SUB2の内側(液晶上C側)の表面には、第1遮光膜BM1、カラーフィルタドIL、共通透明準個COM及び上部配向膜ORI2が順次接層して設けられている。

【0257】第1遮光膜8M1は、クロム、アルミニウム等の遮光性金属膜や、アウリル等の磁光性金属膜や、アウリル等の磁光膜に染料、筋料あるいはカーボンなどを添加した遮光性の有機膜からなる。共通透明電極COMはITO (Indium-Tin-Oxide)等の透明機能からなる。

【0258】カラーフィルタFILはアクリル等の有機 樹脂膜からなる基材に、染料あるいは顔料を添加したも のからなる。

【0259】またカラーフィルタFILの染料や顔料が 液晶LCを完集するのを防止するために、カラーフィル タFILと共通透明電極COMの間に、アクリル等の有 機制器膜からなるカラーフィルタ保護減を設けてもよ い。

【0260】 (第2遮光膜BM2) 本実施側では、図2 9 (a) . 図31に示すように、ドレイン徴号線DLが 形成される第1の透明基板SUB1上に、源光性の金属 護からなる、第2遮光護BM2が設けられている。第2 遮光膜BM2はゲート信号線GLを構成する導電額g1 と同じ材料で、ゲート信号線GLと同層に形成される。 【0261】この第2連光膜8M2は平微構造上は図2 9 (a) に共すようにドレイン債母練りしに沿って商業 業様 I T O 1 とオーバラップし、しかも、ドレイン信号 繰り上とは重ならないように形成されている。一方、断 面構造的には図31に示すように、第2遮光膜SUB2 はドシイン信号線DEとゲート終級隊GIによって終級 分離されている。このため、第2毫光膜BM2とドレイ ン信母練DLが短絡する可能性は小さい。また、画業電 種ITO1と第2毫光膜BM2はゲート絶縁膜G1及び 保護膜PSV1で絶縁分離されている。

【0262】第2連光膜 BM2は、1面票の画票に対する面票を構つ透過期の面積、すなわち間口半を向上させ表示パトル明るさを向上させる機能を考する。因 28に示した表示パネルにおいて、パックライトBLは第1の透明基係5UB1の一方の側に設定される。パッライトBLは第2の透明基板5UB2側が12を20時間を表現しても良いが、以下では、便宜上パックライトが第1の透明基板5UB2側が12を20時間が一般時光に第7の透明基板5UB2側が一般時光に第7の透明基板5UB1度が一ト間等線GL、ドレイン信号線DL及び第2返し、第1の透明基板5UB1上の直光性の膜(ゲート間等線GL、ドレイン信号線DL及び第2返し、第1の透明基板5UB1に形成された共通電程5CMと第1の透明基板5UB1に形成された共通電程5CMと第1の透明基板5UB1に形成された共通電程5CMと第1の透明基板5UB1に形成された共通電程5CMと第1の透明基板5UB1に形成された共通電程5Tの同じに知るれた電圧等制度された共通電程1で10時に知るから単でで到齢された共通電程1で10時に対した。

【0263】 黄赤/4本ルが、国素電極 ITO 1に電圧を加えると光の透遠率が低下する、ノーマリホワイトモードでは、本業施例のように第2選光度 BM 2 が形成されていない場合、第2の透明基係 SUB 2に設けた第1選 光膜 BM 1で画素電機 I TO 1の原配き広く優ラ企脈があり、さもないと、ドレイン信号線のしあるいはゲート信号線のこと画表機 I TO 1の原理から電圧で制御出来ない歩が漏れ、表示のコントラストが低下する。た、第2の透明基板 SUB 1 は流差を挟んで振り合わせてあり、念わせマージンを大くとる必要があり、第1の選集をSUB 1で第2違

光膜BM2を設ける本実施例に比べて開口率が小さくなる。

【024】また。本東施例では、第2毫先膜SUB2には、ゲート信号線にと同じ遠光性の金属膜 1 を使 用したが、光を運断出来るものであればよく、アウリル等の側面膜に塗料、無料あるいはカーボン等を含有させ 電光膜にした、純緑性の遠光膜であってもよい。 【0265】(無素電接の電化板下成分ムと参)には カ方法)図29(a)は入り様子側の画素の平面構造、 図29(b)は入り様子側の画素の平面構造、

【0266】本実施例も薄膜トランジスタTFTのチャ ネル長 I の方向をゲート信号線GLの延在する方向と垂 腹に配置している。

衝撃の平面構造の一部を示す。

【0267】本実施例では、画業電極1 T 0 1 に、画業電極1 T 0 1 を選択するゲート信号線 G L と重なる部分 1 を設けて、ゲート・ソース間容量 C g a を預節し、画 素電極の電位低下成分 Δ V の画素制の差を少なくしてい る。

【0268】図29(a)に示す画素電極【TO1に枚 けた調節パターン14で、走査信号の波形型かによる画 素電極の電位低下成分△Vの差をかさくするためには、 入力場子から遠い画票になる程調節パターン14とゲート信号線GLの重なる節積を、入力場子に近い例の画素 よりも所定載さだけ多くすればよい。

【0269】本築施例では、ゲート・ソース開設量に3 を簡素者に関節するため、商業電極ITO1を表 素電極ITO1を選択するゲート信号線6日と集なる部 分字で延在して設けているので、遮光性の金融から成る ゲート信号線6日が高景電極の線を覆う第一遮光間を 1と同じ線定果たす。従って顕素電框ITO1とゲート信号線6日との重なる部分1を覆う第1遮光膜日M1 を、矢印に示すゲート信号線6日との方向に、後退させる こか出来、電影の間に表すなることが出来る。

【0270】また本実施例では、画業電極 I T O 1 と 接する画素のゲート信号様 G L との重なる部分に設ける 保持容量 C a d d の部分も、 特度する画素のゲート信号 接 G L が運光性の金属からなるので第1選光膜 B M 1 をゲート信 号様 G L が電光では ので第1選光膜 B M 1 をゲート信 号様 G L が電出するに ので第1選光膜 B M 1 をゲート信 号様 G L が電出するに のの配りが向止する。

【0271】また本実施例では、ゲート・ソース開発量 Cgsの誘電体に保護膜PSV1と絶縁膜GIを用いて いる。保護操FSV1と絶縁膜GIの同じ場所にピンホ ールが存在する可能性は極めて少ないので、ゲート・ソ ース開発量Cgsを頻節する部分14で、側角電機IT O1とゲート情号線GLが延続する問題もない。 【0272】事族の影動格

次に、ゲート・ソース間容量 Cgsを翻節する他の実施 例を図33(a)及び図33(b)に示す。 [0273] 第33 (a) 及(原33 (b) は图29

- (a) に示す憲素の平面図の、薄膜トランジスタTFT の近辺の部分を示した図である。図33(a)及び図3 3(b)に記載の無い部分の構成は図29(a)に示す 開業の構成と図じてある。
- 【0274】 遡33(a) は入力端子倒の簡素の薄膜トランジスタTFT、鬩33(b) は入力端子から遠い側の薄膜トランジスタTFTの構成を示す。
- 【0275】本実施例では薄膜トランジスタTFTのチャネル長1の方向をゲート債号線GLの延在する方向と 垂直に配着している。
- 【0276】本実施例では、ソース養権SD11と重なる 部分の、ゲート情号線GLに設けた調節パターン15 で、ゲート・ソース間容量Cgsを調節し、国素電振の 書句低下近分入りの商業間の夢をゆなくしている。
- 【0277】図33(a)及び図33(b)に示すゲート信号線のLに設けた調節パターン15で、支変情号の 数形をがによる販売機合の電性で配分へのを差小さくするためには、入力端子から違い販売になる程調節パターン15とソース電機SD1の重なる助検を多くすればよい。
- [0278]実施の形態7
- 図34(a)及び図34(b)は、ゲート・ソース間容 量Cgsを調節する他の実施例を示す。
- 【0279】図34(a)及び図34(b)も図29(a)に示す国東の平面図の、境限トランジスタエFTの近辺の部分を示した図である。図34(a)及び図34(b)に配載の無い部分の構成は図29(a)に示す 医素の構成と同じである。
- 【C280】図34(a)は入力端子側の画素の薄膜トランジスタTFT、図34(b)は入力端子から遠い側の薄膜トランジスタTFTの構成を示す。
- 【0281】本実施例も薄膜トランジスタTFTのチャ ネル長!の方向をゲート信号線GLの延在する方向と垂 度に配置している。
- 【0282】本実施例では、ゲート信号線GLに、画業電権ITO1と重なる、誤師パターン16設けて、ゲート・ソース間容量でまっを調節し、画素電極の電位板下成分△Vの顕素間の差を少なくしている。
- [0283] 図34(a)及び図34(b)に赤すゲー 性傷与線の上に限けた腕筋パターン16で、走渡傷号の 波形弧みによる磁素養権の電や低下成分ムソの変を小さ くするためには、入力端子から遠い圏をの程調節パター ン16と断素策解!TO10電なる面積を、入力端子に 近い側の極系よりも多くすればよい。
- [0284]実施の形態8
- 図35 (a) 及び図35 (b) はゲート・ソース間容量 Cgsを躊躇する別の実施例を示す。
- 【0285】図35 (a) 及び図35 (b) も図29 (a) に示す顕素の平面図の、薄繊トランジスタTFT

- の近辺の部分を示した関である。 図35(a)及び図3 5(b)に記載の無い部分の構成は図29(a)に示す 衝壊の構成と図じである。
- 【0286】図35(a)は入力端子側の図案の薄膜トランジスタTFT、図35(b)は入力端子から遠い側の薄膜トランジスタTFTの構成を余す。
- 【0287】本実施例では薄膜トランジスタTFTのゲート電程GTをゲート信号線GLから分岐して設けてい
- 【0288】本実施例では、薄膜トランジスタTFTの ソース電極SD1の、ゲート電極GTと重なる2億所の 部分に、繋縮パターンIT及びITを設けてゲート、 ソース間容量Cgsを頂飾し、囲業電極の電位施下成分 ムVの回版間の差を少なくしている。
- [0289] 即35(a) 及び図35(b) に示すソース電優SD1に設けた調節パターシ17及び17'によ り、走査情号の波形歪みによる画業電極の電位低下成分 △ Vの差を小さくするためには、入力端子から遠い画集 になる程調節パターシ17と17'のトータルの面積を 冬くすればよい。
- 「Q290」また図35 (a) 及び図35 (b) に示す 本実施例では、半導体層ASの幅をソース電揺50 1 の 組よりも小さくして、半導体層ASの幅により環膜トラ ンジスタTFTのテャネル幅Wを規定している。そし て、ゲート・ソース間容量Cgsを調節するパターン1 ア及び17 (は半導体層ASを基ならない格がに設けて いるので、ソース電極SD1に関節パターン17、1 7'を設けたことにより薄度トランジスタTFTの駆動 能力が変わることがない。
- 【0291】また図35(a)、図35(b)に示す実施例では、ゲート電極GTにより半導体層ASを遮光に、薄度トランスタ下下の散験性を助けるために、半導体層ASを、平面的に、ゲート電極GTの存在する領域内のみに設けている。従って半導体層ASをである。 トを電極GTにより完全に変がする場合は、アム電程 SD1とゲート電域GTの間には半導体層ASをがありが有り、ゲート・ソース間容量CSを頻節して、個素電極の電低性下底分くのを多くといるので、半導体層ASをゲート電域GTにより完全に適比したことによるゲート・ソース間容量CSを頻節して、ので、半導体層ASをゲート電極GTにより完全に適先したことによるゲート・ソース間容量CSの大きくなるデメリットを少なくすることが出来る。
- [0292] 実施の形態9
- 図36 (a) 及び図36 (b) は、保持容量 Caddを 顕謝する他の実施例を示す。
- 【0293】図36(a)及び図36(b)は、本実施例の膨素の平面構造を示す図である。
- 【0294】劉36 (a) 及び顕36 (b) も図29 (a) に示す蒯素構造の液晶表示装置と同じ構造をして

いる。従って本実施例で特に記載しない部分の構成は顕 29(a)に示す語素の構成と同じである。

【0295】劉36 (a) は入力端子側の画素、図36 (b) は入力端子から遠い側の開業の構成を示す。

[0296]本実施例では、圏票電極 ITO1と隣接する圏乗のゲート信号線GLが重なる部分の面積を変えて、保持容量Caddを講節し、網票電極の電位低下成

分AVの画素間の差を少なくしている。

[0297] 図36(a)及び図36(b)に赤ず保持 容量Caddを関節し、走速信号の波形歪みによる画業 報便の電位化下級分ムソの変を小さくずるためには、入 力端子に近い側の画業よりも、入力端子から遠い画業の ゲート性号輪GLと個素電機 ITO1の重なる画模を、 はに示す所定の量だけ減らして、保持容量 Caddを小 さくすればよい。

[0298]実施の形態1.0

図37(a)及び図37(b)は、液晶容量Cpixを 額節する他の実施例を示す。

【0299】図37 (a)及び図37 (b)は、本実施例の囲素の平面構造を示す図である。

【0300】図37(a)及び図37(b)も図29 (a)に示す図案構造の液晶表示装置と同じ構造をしている。従って本実施例で特に配載しない部分の構成は図

29 (a) に示す面素の構成と同じである。 【0301】図37 (a) は入力維子側の面素。図37

(b) は入力端子から遠い歯の画素の構成を示す。 [0302] 本実施例では、顕素電差1701の面積を 変えて、共進電極OのMとの重なる面積を変えて、液晶 容量Cpixを調節し、囲素電極の電位低下成分ΔVの 断素間の薬を少なくしている。

[0303] 図37 (a) 及び図37 (b) に赤手画素 電棒1701の面積を変えて、光音信号の波形をみによ る画素電場の電位低下成分分化の差をかさくするために は、入力端子に近い側の囲素よりも、入力端子から遠い 囲素電の面積を、 dに示す形定の量だけ減らして、液 鼻音型の e) をからくすればまい。

[0304] なお本実施例では、図37(a)、図37(b)に示すように画業電程1701の画積を変えても、
対端子から遠い順素で同じにしている。さらに本実施例では、第1歳光隆日M1で限われた部分の画業化[170]の形状を変えることで、画素電極の函積を変え、液晶容量(p):xを調節しているので、入力端子に近い画素と人力端子が立返い画素で光の適ら明口に基が無く、輝度差を生じない。

【0305】実施の形態11

図38 (a) 及び図38 (b) は、第2の遮光膜BM2 を遮光性の金鷹膜で形成し、第2の遮光膜BM2と顕素 電核ITO1の重なる面積を調節する他の実施例を示 す。 【0306】 図38(a)及び図38(b)は、本実施 解の概素の平面維治を示す図である。

【0307】図38(a)及び図38(b)も図29(a)に示す服素構造の液晶表示接懼と同じ構造をしている。従って本実施例で特に記載しない部分の構成は図29(a)に示す個素の構成と同じである。

【0308】 図38 (a) は入力総子側の画素、図38 (b) は入力総子から遠い側の画素の構成を示す。

【0309】本実施例では、第2の遮光膜日M2と隣接 する画楽のゲート信号線GLを電気的に接続し、第2の 遮光膜日M2と画楽電框ITO1の重なる面積を変え て、圖素電極の電位低下成分ΔVの画業間の態を少なく している。

【0310】本実施係では、第2の遮光膜BM2は隣接 する顧素のゲート信号線GLと電気的に接続しているの で、第2の遮光膜BM2と顧素電様 I T O 1 の重なる部 分は保持容量 C a d d と同じ動きをする。

【0311】図38(a)及び図38(b)に示す第2 の遮光膜BM2と簡素電径ITO1の重なる面積を変え 、度重標等の波形変みによる面素電極の電位性下成分 ムVの差を付きくするためには、入力場子に近い側の面 表の第2の遮光膜BM2と囲業電槎ITO1の豊なる面 積を、入力塊子から違い網の面素よりも、由に示す所定 の量だけ増やして、保持容量Caddを大きくすればよい。

【0312】また本実施例では、画乗器様(Tつ1の面 横を変えずに、保持容量電極として働く第2の変光線日 M2の画乗機等「Tつ1と整なる部分の面積を変えてい るので、保持容量 Cad dが画素等に変わっても、液晶 容量 Cpix は変わることがない。従って保持容量 Ca ddと液晶容量 Cpix とを独立して設定出来るので、 画来の設計が容易である。

【0313】なお、第20毫光膜日M2と画業電極IT ○1の重なる張ုを変えると、画素の開か増まれる問題 があるが、図38(a)及び図38(b)に示すよう に、第2の透明基板SUB2に設けられた第1の遮光膜 BM1で覆われた領域内で第2の遮光膜BM2と画素管 低りでする心臓を指するであった。 日かぎする心臓を指することが出来る。

【 0 3 1 4 】また、本実施所では第2の産光線目N2 を ゲート機骨線日に電気的に接続する例を示したが、第 2の産光線目M2 を電気的に浮かせる例を、原業権目 TO 1 との重なる面積を変えても画素電視の電位下成 分 ム Vの差を小さくすることは可能である。第2の選氷 膜日M2 を電気的に浮いた火部にした場合は、囲業業権 ITO 1 との重なる面積を変えた場合は、ソース・ドレイン信号を組 ○ 2 を変えることが出来る。この場合、入り増すに 近い頃の面素になる程第2の選光線目M2 と面素電接 1 「Vロ 1 をの重なる理解との選出線目M2 と面素電接 1 「Vロ 1 をの重なる理解との選出線目M2 と面素電接 1 「Vロ 1 をの重なる理解とがしたい。 【0315】 Lかしソース・ドレイン間容量でds1及 び画業電差ドレイン信号傾向容量でds2を増やすこと は、開業間のクロストークの問題があることから、図3 8 (a)、図38 (b)に示すように第2の遮光膜BM 2をゲート機号線GLに接続する方が好ましい。

[0316]

【発明の効果】以上説明したことから明らかなように、 本発明による液晶表示装置の製造方法によれば、フリッカの発生を簡単な構成で抑制できるようになる。

【図面の簡単な説明】

- 【図1】本発明による液晶表示装置の一実施例を示す要 郵平施図である。
- 【図2】本発明による液晶表示装置の一実施例を示す等 価回路図である。
- 【懲3】本発明による液晶表示装置の图素領域の一実施 例を示す平面図である。
- 【刻4】図3の{V-{V線における断面閣である。
- 【図5】図3のV-V線における断面図である。
- 【図6】図3のVI--VI線における断面図である。
- 【図7】(a) 乃至(d) は本発明による液晶表示装置 の他の実施例を示す説明図である。
- 【図8】本発明による液晶表示装置の他の実施例を示す 平面図である。
- 【図9】 (a) 及び (b) は本発明による液晶表示装置 の他の実施例を示す平面図である。
- 【関10】(a)及び(b)は本発明による液晶表示装置の他の実施供を示す平衡図である。
- 【図11】 (a) 及び(b) は本発明による液晶表示装備の他の実施保を示す平面図である。
- 【週12】本発明による液晶表示装置の他の実施例を示 す第係问路関である。
- 【図13】本発明による液晶表示装置の画素領域の他の 事態例を示す平面図である。
- 【図14】図13のVi--Vi線における断面図である。 【図15】TFTアクティブ・マトリックス液晶表示装
- 【図15】TFTアクティブ・マトリックス液晶表示装置の単位選素の等価回路を示す図である。
- 【図16】TFTアクティブ・マトリックス液晶表示装 僧の駆動波形図である。
- 【第17】液晶表示パネルの 3 ライン分の等価回路である。
- 【図18】 (a) は銭子側の、 (b) は中央部の、 (c) は終銭側の菌素の薄膜トランジスタTFTの駆動
- 波形図である。 【図19】薄膜トランジスタ基板 SUB1の製造方法を 示す工程図である。
- 【郷20】薄膜トランジスタ基板SUB1の製造方法を 示す工程図である。
- 【図21】薄膜トランジスタ基板SUB1の製造方法を 示す工程図である。
- 【図22】(a)はホトリソグラフィにより薄膜トラン

- ジスタ基板SUB1にパターンを形成する方法を示す 図、(b) はホトマスクのパターンの例を示す図であ る。
- 【図23】(a) はホトリングラフィにより薄膜トラン ジスタ基板SUB1にパターンを形成する他の方法を示 す図。(b) はホトマスクのパターンの他の例を示す図 である。
- 【図24】ゲート傷号線の左右両端に走査信号線駆動回路部104を設けた、他の実施例の、液晶表示装置の等価回路である。
- 【図25】本発明を適用した、横電界方式のアクティブ ・マトリックス液晶表示装置の単位囲素を示す平面図で ある。
- 【図26】図25の3-3切断線における断面を茶す図である。
- 【図27】(a)及び(b)は本発明による液晶表示装 電の他の実施例を示す、極素の主要部分の平面図であ
- 【図28】 (a) 及び(b) は本発明による液晶表示装置の他の実施例を示す。顕素の主要部分の平面図であ
- 【図29】 (a) 及び (b) は本発明による液晶表示装 黴の他の実施例を示す簡素部の平面節である。
- imの他の未定的で小り回来かりて単説である。 【図30】図29の∜V−IV繰における断節図である。
- 【選31】 図29のV-V線における新面図である。
- 【図32】図29のVI-VI練における断面図である。 【図33】(a)及び(b)は本発明による液晶表示装置の他の実施例を示す、画美の主要部分の平面図であ
- 【図34】(a) 及び(b) は本発明による液晶表示接 置の他の実施例を示す、圏素の主要部分の平面図であ る。
- 【図35】(a)及び(b)は本発明による液晶表示装置の他の実施例を示す、国業の主要部分の平面図である。
- 【図36】 (a) 及び(b) は本発明による液晶表示装 質の他の実施例を示す、膨素の平面図である。
- 【図37】 (a) 及び (b) は本発明による液晶表示装 着の他の実施例を示す、原素の平面鏡である。
- 【図38】(a)及び(b)は本発明による液晶表示装 置の他の実施例を示す、菌素の平面図である。
- 【図39】本発明による液晶表示装置の製造方法の一実 施例を示す説明関である。
- 【図40】本発明による液晶表示装置の製造方法によっ で得られる崩棄パターンの一実施例を示す平面別であ
- 【図41】本発明による液晶表示装置の製造方法の他の 実施例を示す説明図である。
- 【図42】本発明による液晶表示装置の製造方法の他の 実施例を示す説明図である。

【図43】本発明による液晶表示装置の製造方法の他の 実施例を示す説明図である。

【図44】本発明による液晶表示装置の製造において試料の特性を得るための一つの工程を示すための説明図である。

[図45] 本発明による液晶表示装置の製造において試 料の特性を得るための一つの工程を示すための説明図で ある。

【図46】 本発明による液晶表示装置の製造において試料の特性を得るための一つの工程を示すための説明図である。

【図47】本発明による液晶表示装置の製造において試料の特性を得るための一つの工程を示すための説明図である。

【図48】本発明による液晶表示装置の製造において試 料の特性を得るための一つの工程を示すための説明図で ある。

【図49】本発明による液晶表示装置の製造において試料の特性を得るための一つの工程を示すための説明図である。


【図50】本発明による液晶表示装置の製造において試 料の特性を得るための一つの工程を示すための説明図で ある。


【図51】本発明による液晶表示装置の製造において試料の特性を得るための一つの工程を示すための説明図である。


【符号の疑明】


GL…ゲート信号線、DL…ドレイン信号線、ITO1 …個常電機、TFT…薄膜トランジスタ、GI…ゲート 絶線膜、AS…半導体層、SD1…ソース電梯、SD2 …ドレイン電極。

[図1] [图2] 図 1 図 2 SDS 103-TFT-LCD [284] [図43] 図 4 **Ø43** ITO1 Codd, Cod












入力维子保










[2]19]





[图27]
















[841]























図42



[2345]





図49





フロントページの続き

(72)発明者 箱田 秀孝 干菓県茂原市早野3300番地 株式会社日立 製作所電子デパイス専業部内